首页> 外文OA文献 >集積回路設計環境を用いたCMOS-MEMSデバイスのための統合設計技術とその加速度計応用に関する研究
【2h】

集積回路設計環境を用いたCMOS-MEMSデバイスのための統合設計技術とその加速度計応用に関する研究

机译:使用集成电路设计环境的CMOS-MEMS器件集成设计技术研究及其加速度计应用

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

学位の種別: 論文博士
机译:学位类型:博士论文

著录项

  • 作者

    小西 敏文;

  • 作者单位
  • 年度 2015
  • 总页数
  • 原文格式 PDF
  • 正文语种 jpn
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号