Diseño de una arquitectura de un filtro digital de sobre muestreo de imágenes, en factor 2, de acuerdo al formato H.264/SVC sobre FPGA

摘要

El presente trabajo consiste en la realización del diseño de la arquitectura en hardware de un filtrodigital tipo FIR (Respuesta al impulso finito) para sobre muestreo de imágenes de Televisión Digital,de acuerdo al estándar japonés-brasileño H.264/SVC de codificación de video escalable, con una tasade cuadros mayor o igual a 30 cuadros por segundo (fps) para poder operar en tiempo real en undecodificador/codificador (CODEC).La arquitectura propuesta fue validada primero en software por medio del entorno de programaciónMATLAB®. La descripción en hardware de la arquitectura diseñada, es decir, la síntesiscomportamental del software, se realizó por medio del lenguaje de descripción de hardware VHDLademás de ser compatible con los modelos más modernos de FPGA’s (Arreglo de PuertasProgramables en Campo) de las familias CYCLONE de la compañía Altera.Para la descripción del diseño realizado en el FPGA, se utilizó el Software Quartus II versión 9.1 sp2Full Edition, haciendo posteriormente la verificación y validación de dicha descripción mediante eluso de la herramienta de simulación Testbench con el software ModelSim versión 6.5b de Altera.Se optó por la implementación de la arquitectura en un FPGA debido a que para hacer diseños dearquitecturas que van a operar en tiempo real, el FPGA presenta ventajas como el paralelismo deoperaciones, el bajo consumo de energía respecto a otros dispositivos además del poder personalizarlos recursos del dispositivo con el que se va a trabajar. El paralelismo de operaciones permite obteneruna alta velocidad de procesamiento, es decir, alcanzar un menor tiempo de operación para laarquitectura. El bajo consumo de energía es una característica fundamental para equipos portátiles,además que el personalizar los recursos del dispositivo, por ejemplo el tamaño del bus de datos,permite optimizar el uso de los recursos del mismo.La operación fundamental de funcionamiento de la arquitectura diseñada se basa en tener una imagenen menor escala, es decir se parte de una imagen de pequeñas dimensiones, que presenta un tipo deresolución para un tipo de dispositivo A, en este caso se parte de una imagen con resolución QVGA(320 x 240), luego dicha imagen pasará a través del filtro de sobre muestreo con un factor de escala de2, consiguiendo una imagen con dimensiones mayores la cual puede ser utilizada por un dispositivo B,la imagen obtenida luego de ser filtrada será de resolución VGA (640 x 480). Para realizar el sobremuestreo se utilizó el formato de imagen YCBCR, en lugar del RGB para evitar el alto grado decorrelación que se tiene entre los planos en el formato RGB lo que dificulta el proceso de codificaciónresultando en la reducción de la eficiencia del proceso. El sobre muestreo de la imagen se realiza enforma paralela en los planos de luminancia y en los de cromaticidad, haciendo que el proceso de sobreiimuestreo se lleve a cabo en el menor tiempo posible, lo cual genera una mayor eficiencia en elproceso. Se obtuvo una frecuencia máxima de operación de 221.58 MHz, con lo que se puede llegar aprocesar 1036 cuadros por segundo, con lo cual se cumplió el objetivo de poder operar a una tasamayor de 30 cuadros por segundo (requerimiento de tiempo real).Finalmente, se efectuaron las pruebas correspondientes para la validación de la imagen sobremuestreada en el software MATLAB® respecto a hardware, analizando las matrices resultantes de lasimágenes sobre muestreadas que fueron generadas tanto por software como por el hardware.