首页> 外文OA文献 >Diseño de un sistema de transmisión/recepción basado en OFDM para comunicaciones PLC de banda ancha
【2h】

Diseño de un sistema de transmisión/recepción basado en OFDM para comunicaciones PLC de banda ancha

机译:基于OFDM的宽带PLC通信收发系统的设计。

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

En el presente trabajo se realizó el diseño en hardware de una arquitectura deun sistema de transmisión-recepción de banda ancha orientado a comunicaciones porlas redes eléctricas (power line communications, PLC), basado en el esquema demodulación FFT-OFDM e inspirado en el modelo de capa física del estándar IEEE1901. La arquitectura fue descrita mediante lenguaje de descripción de hardwareVHDL, para su posterior implementación en un dispositivo FPGA.El sistema diseñado consta de dos módulos principales: el transmisor y elreceptor. El primero se encarga de generar una señal OFDM a partir de una trama deentrada de 4096 bits, mientras que el segundo realiza el proceso inverso, es decir,decodifica una trama de 4096 bits a partir de una señal OFDM recibida. Para losprocesos de modulación y demodulación, se emplean núcleos de IFFT y FFT de 4096puntos, y se utiliza el esquema QPSK para la codificación de cada una de lassubportadoras. Asimismo, ambos módulos, transmisor y receptor, cuentan conmecanismos de codificación y corrección de errores, a fin de reducir la propagación delos mismos en los paquetes de datos transmitidos.La descripción en VHDL del sistema de transmisión-recepción diseñado fuesintetizada, utilizando las herramientas del software ISE 14.4 de Xilinx®, para eldispositivo FPGA Spartan-6 XC6SLX45. Entre los resultados obtenidos, destaca que lamáxima frecuencia de operación alcanzada por el sistema es de 107,68 MHz.Asimismo, en simulaciones realizadas de la operación del sistema en presencia demodelos de ruido periódico síncrono y ruido periódico asíncrono, se obtuvieron ceroerrores para valores de SNR mayores a 11 dB.
机译:在这项工作中,基于FFT-OFDM解调方案并受OFDM技术的启发,面向电气网络(电力线通信,PLC)通信的宽带收发系统架构的硬件设计。 IEEE1901标准物理层。该体系结构使用硬件描述语言VHDL进行了描述,以供以后在FPGA器件中实现,所设计的系统包括两个主要模块:发送器和接收器。前者负责从4096位输入帧中生成OFDM信号,而后者则执行相反的处理,即从接收到的OFDM信号中解码4096位帧。对于调制和解调过程,使用4096点IFFT和FFT核,并且使用QPSK方案对每个子载波进行编码。同样,发送器和接收器这两个模块都具有错误编码和纠错机制,以减少它们在发送的数据包中的传播。 Xilinx®ISE 14.4软件,用于Spartan-6 XC6SLX45 FPGA器件。在获得的结果中,应该指出的是,系统达到的最大工作频率为107.68 MHz。同样,在存在同步周期噪声和异步周期噪声模型的情况下对系统运行进行的仿真中,获得了零误差。 SNR大于11 dB。

著录项

  • 作者

    Mitacc Meza Edward Máximo;

  • 作者单位
  • 年度 2014
  • 总页数
  • 原文格式 PDF
  • 正文语种 spa
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号