首页> 外文OA文献 >Diseño de una etapa de PLL para el proyecto de diseño de un circuito integrado para análisis de espectroscopia de impedancia eléctrica.
【2h】

Diseño de una etapa de PLL para el proyecto de diseño de un circuito integrado para análisis de espectroscopia de impedancia eléctrica.

机译:PLL级的设计,用于集成电路的设计项目,用于分析电阻抗谱。

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

Proyecto de Graduación (Licenciatura en Ingeniería en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería en Electrónica, 2016
机译:电子工程学院毕业项目(电子工程学学士),哥斯达黎加技术学院,2016年

著录项

  • 作者

    Arias-Valverde Jose Pablo;

  • 作者单位
  • 年度 2016
  • 总页数
  • 原文格式 PDF
  • 正文语种 spa
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号