Desarrollo de un simulador de circuitos digitales integrado en un compilador de diagramas ASM

摘要

El proyecto se centra en el diseño y desarrollo de un simulador de circuitos digitales para su integración en un compilador de diagramas ASM, capaz de simular un circuito digital descrito en lenguaje Verilog, mostrando al usuario tras su ejecución el resultado correcto o incorrecto de una serie de verificaciones descritas en el diagrama.El objetivo principal es el desarrollo en lenguaje C++ de un simulador integrable en un compilador de diagramas ASM, capaz de a partir de un archivo con extensión .vdo, simular un circuito digital descrito en lenguaje Verilog y realizar una serie de verificaciones.El objetivo secundario es desarrollar un interfaz de usuario empleando librerías Qt en el cual esté integrado el simulador y que permita al usuario seleccionar el archivo de simulación deseado, comprobar el proceso de simulación y obtener un archivo con extensión .txt con el resultado final de la simulación.