Estudio de técnicas de reconfiguración parcial dinámica de FPGAs: aplicación al procesamiento de imágenes digitales

摘要

El principal objetivo de nuestro proyecto era lograr laudreconfiguración parcial dinámica sobre un FPGA Virtex 1000, es decir,udpoder reprogramar una determinada área de la FPGA para cambiar eludcomportamiento de la misma sin necesidad de resetear el dispositivo.udPor tanto, se pretendía que la FPGA siguiera funcionando normalmenteudy con el comportamiento inicial hasta el momento en que el área enudcuestión estuviera totalmente reprogramada, momento en el que laudFPGA adoptaría el nuevo comportamiento derivado de la modificaciónudde esa área.udUn ejemplo sencillo de esta reconfiguración parcial es programarudla FPGA para que filtre las imágenes que el usuario le vaya indicando.udInicialmente se carga un primer filtro, pero posteriormente se decideudque se desea utilizar un filtro distinto. Pues bien, con la reconfiguraciónudparcial no haría falta resetear la FPGA y programarla entera de nuevo,udya que lo único que se desea es reprogramar la parte de la FPGA queud“contiene” el filtro que se desea cambiar, sino que simplemente habríaudque cargar el nuevo filtro en la zona que ocupaba el anterior, dejandoudinalterada el resto de la FPGA y permitiéndola que siguiera funcionandoudmientras tanto.udCon este tipo de ejemplo es donde entra el otro objetivo de esteudproyecto: conseguir utilizar módulos diseñados en VHDL dentro deudcódigo Handel-C, lenguaje muy parecido a C pero con ciertas directivasudpara controlar la FPGA y comunicarse con ella.udud[ABSTRACT]ududThe main goal of our project was to achieve dynamic partialudreconfiguration on a FPGA Virtex 1000, it is said, to reprogramme anuddeterminated area of the FPGA to change its behaviour without havingudto reset the device. Therefore, it was trying the FPGA continued workingudnormaly and with the initial behavior until the mentioned area wasudreprogrammed completely, moment at which the FPGA would get theudnew behaviour derived from the modification of this area.udA simple example of this partial reconfiguration is to programmeudthe FPGA to filter images the user was indicating. Initially it was loadudthe first filter, but then it was decided it was wanted to use a differentudfilter. With partial reconfiguration you don’t need to reset FPGA andudreprogramme it full again, since the only thing is wanted is toudreprogramme the area of the FPGA that contains the filter that isudwanted to change, but simply it would have to load the new filter on theudarea that the other filter was ocupping, letting untouched the rest of theudFPGA and letting it to work meanwhile.udWith this kind of example the other goal of this project enters:udto achieve to use VHDL modules in Handel-C code, a lenguage similar toudC but with directives to control the FPGA and to communicate with it.