首页> 外文OA文献 >Fabrication de mémoire monoélectronique non volatile par une approche de nanogrille flottante
【2h】

Fabrication de mémoire monoélectronique non volatile par une approche de nanogrille flottante

机译:使用浮动纳米网格方法的非易失性单电子存储器制造

代理获取
本网站仅为用户提供外文OA文献查询和代理获取服务,本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文,但由于OA文献来源多样且变更频繁,仍可能出现获取不到、文献不完整或与标题不符等情况,如果获取不到我们将提供退款服务。请知悉。

摘要

Les transistors monoélectroniques (SET) sont des dispositifs de tailles nanométriques qui permettent la commande d'un électron à la fois et donc, qui consomment peu d'énergie. Une des applications complémentaires des SET qui attire l'attention est son utilisation dans des circuits de mémoire. Une mémoire monoélectronique (SEM) non volatile a le potentiel d'opérer à des fréquences de l'ordre des gigahertz ce qui lui permettrait de remplacer en même temps les mémoires mortes de type FLASH et les mémoires vives de type DRAM. Une puce SEM permettrait donc ultimement la réunification des deux grands types de mémoire au sein des ordinateurs. Cette thèse porte sur la fabrication de mémoires monoélectroniques non volatiles. Le procédé de fabrication proposé repose sur le procédé nanodamascène développé par C. Dubuc et al. à l'Université de Sherbrooke. L'un des avantages de ce procédé est sa compatibilité avec le back-end-of-line (BEOL) des circuits CMOS. Ce procédé a le potentiel de fabriquer plusieurs couches de circuits mémoirestrès denses au-dessus de tranches CMOS. Ce document présente, entre autres, la réalisation d'un simulateur de mémoires monoélectroniques ainsi que les résultats de simulations de différentes structures. L'optimisation du procédé de fabrication de dispositifs monoélectroniques et la réalisation de différentes architectures de SEM simples sont traitées. Les optimisations ont été faites à plusieurs niveaux : l'électrolithographie, la gravure de l'oxyde, le soulèvement du titane, la métallisation et la planarisation CMP. La caractérisation électrique a permis d'étudier en profondeur les dispositifs formés de jonction de Ti/TiO2 et elle a démontré que ces matériaux ne sont pas appropriés. Par contre, un SET formé de jonction de TiN/Al2 O3 a été fabriqué et caractérisé avec succès à basse température. Cette démonstration démontre le potentiel du procédé de fabrication et de la déposition de couche atomique (ALD) pour la fabrication de mémoires monoélectroniques.[symboles non conformes]
机译:单电子晶体管(SET)是纳米尺寸的设备,可一次控制一个电子,因此消耗很少的能量。 SET引起人们注意的互补应用之一是其在存储电路中的使用。非易失性单电子存储器(SEM)有可能以千兆赫兹的频率运行,这将使其能够替代FLASH类型的只读存储器和DRAM类型的非易失性存储器。因此,SEM芯片最终将允许计算机内两种主要类型的内存的统一。本文涉及非易失性单电子存储器的制造。拟议的制造工艺基于C. Dubuc等人开发的纳米镶嵌工艺。在舍布鲁克大学。此过程的优点之一是它与CMOS电路的后端(BEOL)兼容。此工艺有可能在CMOS片上制造多层非常密集的存储电路。除其他事项外,本文档介绍了单电子存储器仿真器的实现以及不同结构的仿真结果。讨论了单电子器件制造工艺的优化和不同简单SEM体系结构的实现。在几个层面上进行了优化:光刻,氧化物蚀刻,钛提举,金属化和CMP平面化。电气特性使深入研究在Ti / TiO2结处形成的器件成为可能,并证明这些材料不适合。另一方面,制造了由TiN / Al2 O3的结形成的SET,并成功地在低温下进行了表征。该演示演示了制造工艺和原子层沉积(ALD)在单电子存储器制造中的潜力。

著录项

  • 作者

    Guilmain Marc;

  • 作者单位
  • 年度 2013
  • 总页数
  • 原文格式 PDF
  • 正文语种 fr
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号