首页> 外文OA文献 >Test Planning for Core-based Integrated Circuits under Power Constraints

【2h】

Test Planning for Core-based Integrated Circuits under Power Constraints

机译：功率约束下基于核的集成电路的测试计划

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者

展开▼
作者单位

展开▼
年度 2017
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Thermal-Safe Test Scheduling for Core-Based System-on-Chip Integrated Circuits [J] . Rosinger P., Al-Hashimi B.M., Chakrabarty K. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2006,第期

机译：基于内核的片上系统集成电路的热安全测试计划
2. Integrated LFSR Reseeding, Test-Access Optimization, and Test Scheduling for Core-Based System-on-Chip [J] . Zhanglei Wang, Chakrabarty K., Seongmoon Wang Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on . 2009,第8期

机译：基于内核的片上系统的集成LFSR重播，测试访问优化和测试计划
3. Wind-integrated simultaneous generation and transmission expansion planning considering short-circuit level constraint [J] . Najjar Mehdi, Falaghi Hamid Generation, Transmission & Distribution, IET . 2019,第13期

机译：考虑短路水平约束的风电并发与输电扩展计划
4. Optimizing test time for core-based 3-D integrated circuits by genetic algorithm [C] . Kaibartta Tanusree, Giri Chandan, Rahaman Hafizur, Asia Symposium on Quality Electronic Design . 2015

机译：利用遗传算法优化基于核的3-D集成电路的测试时间
5. Wafer-level testing and test planning for integrated circuits. [D] . Bahukudumbi, Sudarshan. 2008

机译：晶圆级测试和集成电路测试计划。
6. Inch-sized high-quality perovskite single crystals by suppressing phase segregation for light-powered integrated circuits [O] . Yucheng Liu, Yunxia Zhang, Xuejie Zhu, 2021

机译：通过抑制光源集成电路的相位偏析通过抑制相位偏分的英寸大小的高质量钙钛矿
7. Test Planning for Core-based Integrated Circuits under Power Constraints [O] . SenGupta, Breeta, Nikolov, Dimitar, Ingelsson, Urban, 2017

机译：功率约束下基于核心的集成电路测试规划

Test Planning for Core-based Integrated Circuits under Power Constraints

著录项

引文网络

相似文献

相关主题

期刊订阅