Об одном способе организации блока логического вывода многомерного интервально-логического регулятора

摘要

Рассмотрим способ организации блока логического вывода (БЛВ) многомерного интервально-логического регулятора (МИЛР), который дает возможность в каждом цикле сканирования избежать отработки ненужных продукционных правил (ПП), что существенно повышает быстродействие МИЛР.