Packet Parsing and Header Field Extraction in FPGA

摘要

Zariadenia, ktoré sa zúčastňujú komunikácie prostredníctvom počítačových sietí, potrebujú spracovávať pakety a získavať informácie z hlavičiek protokolov. S nárastom počtu protokolov a častými zmienami v ich definíciách, vzniká potreba zaistiť nielen vysokú rýchlosť, ale aj flexibilitu analyzátorov paketov. Preto je cieľom tejto práce vytvoriť návrh jednotky, ktorá umožní jednoducho definovať nové protokoly a generovať výkonnú hardwarovú architektúru. Využitie jazyka P4, popisujúceho hlavičky prokolov a spracovávanie paketov, v kombinácii s možnosťou rekonfigurovať hradlové polia FPGA, nám umožňuje vytvoriť flexibilný analyzátor paketov. Aby bolo možné dostatočne rýchlo premietať zmeny v popise tohto analyzátora, bol vyvynutý program mapujúci popis v jazyku P4 do navrhnutej architektúry.