Dynamic Reconfiguration of Hardware Accelerators

摘要

Práce se věnuje využití dynamické rekonfigurace FPGA v oblasti aplikačně specifických procesorů, a to zejména vzhledem k rychlosti jejich vývoje, možnostem akcelerace výpočtů a univerzality. Dále je navrženo rozšíření aplikačně specifického procesoru Codix o rekonfigurovatelnou jednotku a popsána její implementace. V závěru jsou shrnuty získané poznatky a nastíněny možnosti dalšího vývoje.