首页> 外文OA文献 >The influence of MDAC resolution on basic blocks of pipelined AD converter

【2h】

The influence of MDAC resolution on basic blocks of pipelined AD converter

机译：MDAC分辨率对流水线式AD转换器基本模块的影响

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

Práce se zabývá vlivem MDAC na ostatní bloky řetězového převodníku. MDAC je realizováno v rozlišení 1,5 a 2,5 bitu technikou spínaných kapacitorů (SC) v technologii CMOS 0,7 m. MDAC jsou analyzovány a porovnány.

机译：这项工作涉及MDAC对链式转换器其他模块的影响。 MDAC采用0.7 m CMOS技术中的开关电容器（SC）技术以1.5位和2.5位分辨率实现，并对MDAC进行了分析和比较。

著录项

作者
Kledrowetz Vilém;
展开▼
作者单位

展开▼
年度 2009
总页数
原文格式 PDF
正文语种 {"code":"cs","name":"Czech","id":5}
中图分类

相似文献

外文文献
中文文献
专利

1. Foreground calibration technique of a pipeline ADC using capacitor ratio of Multiplying Digital-to-Analog Converter (MDAC) [J] . Sounak Roy, Hiranmoy Basak, Swapna Banerjee Microelectronics journal . 2013,第12期

机译：使用乘法数模转换器（MDAC）的电容器比率的管线ADC前景校准技术
2. Optimizing the stage resolution in pipelined, multistage, analog-to-digital converters for video-rate applications [J] . Lewis S.H. IEEE Transactions on Circuits and Systems. II . 1992,第8期

机译：针对视频速率应用优化流水线，多级，模数转换器中的级分辨率
3. A low-power 10-bit CCP-based pipelined ADC using a multilevel variable current source MDAC and an ultra-low-power double-tail dynamic latch [J] . Firouzkouhi Hossein, Ashraf Mohammadreza International journal of circuit theory and applications . 2021,第3期

机译：基于低功耗10位CCP的流水线ADC，使用多级可变电流源MDAC和超低功耗双尾动态闩锁
4. A CMOS 4-bit MDAC with self-calibrated 14-bit linearity for high-resolution pipelined A/D converters [C] . Goes, J., Vital, . 1996

机译：具有自校准14位线性度的CMOS 4位MDAC，用于高分辨率流水线A / D转换器
5. A Single-channel High-speed Pipelined-SAR ADC with an Open-loop MDAC [D] . Wu, Chao. 2018

机译：单通道高速流水线-SAR ADC，具有开环MDAC
6. A 13-Bit 12-ps Resolution Vernier Time-to-Digital Converter Based on Dual Delay-Rings for SPAD Image Sensor [O] . Zunkai Huang, Jinglin Huang, Li Tian, 2021

机译：基于双延迟环的33位12-PS分辨率的乘法时间转换器用于SPAD图像传感器
7. Basic Block of Pipelined ADC Design Requirements [O] . Kledrowetz V., Haze J. 2011

机译：流水线ADC设计要求的基本模块

The influence of MDAC resolution on basic blocks of pipelined AD converter

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅