首页> 外文OA文献 >Study on modeling techniques for CMOS gate delay calculation in VLSI timing analysis

【2h】

Study on modeling techniques for CMOS gate delay calculation in VLSI timing analysis

机译：VLSI时序分析中CMOS门延迟计算的建模技术研究

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

制度:新 ; 報告番号:甲3422号 ; 学位の種類:博士(工学) ; 授与年月日:2011/9/15 ; 早大学位記番号:新5746

机译：系统：新；报告号：Ko 3422；学位类型：博士学位（工程学）；授予日期：2011/9/15；早稻田大学编号：新5746

著录项

作者
Jiang Minglü;
展开▼
作者单位

展开▼
年度 2011
总页数
原文格式 PDF
正文语种 en
中图分类

相似文献

外文文献
中文文献
专利

1. Analysis and modelling of initial delay time and its impact on propagation delay of CMOS logic gates [J] . Yang Y.-H., Wu C.-Y. IEE Proceedings. Part G, Electronic Circuits and Systems . 1989,第5期

机译：初始延迟时间的分析和建模及其对CMOS逻辑门的传播延迟的影响
2. Delay analysis of CMOS gates using modified logical effort model [J] . Kabbani A., Al-Khalili D., Al-Khalili A.J. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2005,第6期

机译：使用改进的逻辑努力模型对CMOS门进行延迟分析
3. Simple and accurate propagation delay model for submicron CMOS gates based on charge analysis [J] . Rossello J.L., Segura J. Electronics Letters . 2002,第15期

机译：基于电荷分析的简单准确的亚微米CMOS栅极传输延迟模型
4. An accurate and efficient delay model for CMOS gates in switch-level timing analysis [C] . Lin, S.P., Marek-Sadowska, . 1990

机译：开关级时序分析中CMOS门的准确高效的延迟模型
5. Timing analysis of CMOS logic gates in deep submicron VLSI design. [D] . Jiang, Xueping. 2005

机译：深亚微米VLSI设计中CMOS逻辑门的时序分析。
6. Accurate dynamic power estimation for CMOS combinational logic circuits with real gate delay model [O] . Omnia S. Fadl, Mohamed F. Abu-Elyazeed, Mohamed B. Abdelhalim, 2016

机译：具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
7. Study on modeling techniques for CMOS gate delay calculation in VLSI timing analysis [O] . Jiang Minglü 2011

机译：VLsI时序分析中CmOs门延迟计算建模技术研究
8. Reliability Tests and Analysis of CMOS NOR Gates with Application of Nematic Liquid Crystal Failure Analysis Techniques, [R] . kapfer,vincent c. burns,daniel j. -1

机译：可靠性试验和CmOs NOR盖茨与向列相液晶失效分析技术的应用分析，

Study on modeling techniques for CMOS gate delay calculation in VLSI timing analysis

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅