首页> 外文OA文献 >Design of optimized high performance interconnect schemes for ULSI devices

【2h】

Design of optimized high performance interconnect schemes for ULSI devices

机译：针对ULSI器件的优化的高性能互连方案的设计

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

制度:新 ; 文部省報告番号:乙1439号 ; 学位の種類:博士(工学) ; 授与年月日:1999-03-4 ; 早大学位記番号:新2813 ; 理工学図書館請求番号:2363

机译：系统：新；教育部报告编号：大津1439；学位类型：博士（工程学）；授予日期：1999-03-4；早稻田大学注册处编号：New 2813；科学与工程图书馆申请编号：2363

著录项

作者
Anand Minakshisundaran B;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种 en
中图分类

相似文献

外文文献
中文文献
专利

1. Comprehensive Chemistry Designs in Porous SiOCH Film Stacks and Plasma Etching Gases for Damageless Cu Interconnects in Advanced ULSI Devices [J] . Hayashi Y., Ohtake H., Kawahara J., IEEE Transactions on Semiconductor Manufacturing . 2008,第3期

机译：用于高级ULSI器件的无损铜互连的多孔SiOCH薄膜叠层和等离子刻蚀气体中的综合化学设计
2. Enhanced Thermoelectric Performance of a Highly Ordered Vertical Bi0.5Sb1.5Te3 Pillar Array Device with Optimized Interconnect [J] . Tan Ming, Deng Yuan, Hao Yanming Science of advanced materials . 2015,第6期

机译：具有优化互连的高阶垂直Bi0.5Sb1.5Te3支柱阵列器件的增强的热电性能
3. Design and Optimization of Future Hybrid and Electric Propulsion Systems: An Advanced Tool Integrated in a Complete Workflow to Study Electric Devices [J] . F. Le Berr, A. Abdelli, D.-M. Postariu Oil & gas science and technology . 2012,第4期

机译：未来混合动力和电力推进系统的设计和优化：集成在完整工作流程中的先进工具，可用于研究电气设备
4. High-performance Cu-interconnects with Novel Seamless Low-k SiOCH Stacks (SEALS) Featured by Compositional Modulation Process for 45nm-node ULSI Devices [C] . M. Tagami, H. Ohtake, M. Tada, IEEE Symposium on VLSI Technology . 2006

机译：具有45nm-node Ulsi器件的组合调制过程中的新型无缝低k Sioch堆叠（密封件）的高性能Cu互连
5. An Accuracy Controlled Combined Adaption-Optimization Scheme for Improving the Performance of Three-Dimensional Microwave Devices over a Frequency Band. [D] . Nair, Dileep. 2009

机译：一种精度控制的组合自适应优化方案，用于提高一个频段上的三维微波设备的性能。
6. Material design of plasma-enhanced chemical vapour deposition SiCH films for low-k cap layers in the further scaling of ultra-large-scale integrated devices-Cu interconnects [O] . Hideharu Shimizu, Shuji Nagano, Akira Uedono, 2013

机译：用于进一步缩小超大型集成器件-Cu互连的等离子增强化学气相沉积SiCH膜的低k覆盖层的材料设计
7. Modeling and Layout Optimization of VLSI Devices and Interconnects in Deep Submicron Design [O] . Jason Cong 1997

机译：深亚微米设计中VLsI器件及互连的建模与布局优化
8. DESPOT. A Computer Scheme Optimizing the Propulsion Design and/or Trajectory of a Solid Propellant Rocket. [R] . feldman,lawrence a. 1977

机译：暴君。一种优化固体推进剂火箭推进器设计和/或轨迹的计算机方案。

Design of optimized high performance interconnect schemes for ULSI devices

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅