Performance-driven floorplan-aware high-level synthesis

机译：性能驱动的可感知平面图的高级综合

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

制度:新 ; 報告番号:甲3013号 ; 学位の種類:博士(工学) ; 授与年月日:2010/3/15 ; 早大学位記番号:新5273

机译：系统：新；报告号：A3013；学位类型：博士学位（工程学）；授予日期：2010/3/15；早期大学文凭：新5273

著录项

作者
大智輝;
展开▼
作者单位

展开▼
年度 2010
总页数
原文格式 PDF
正文语种 ja
中图分类

相似文献

外文文献
中文文献
专利

1. Floorplan-Aware High-Level Synthesis for Generalized Distributed-Register Architectures [J] . Akira OHCHI, Nozomu TOGAWA, Masao YANAGISAWA, IEICE Transactions on fundamentals of electronics, communications & computer sciences . 2009,第12期

机译：通用分布式寄存器体系结构的平面规划感知高级综合
2. Low Power Low Latency Floorplan-aware Path Synthesis in Application-Specific Network-on-Chip Design [J] . Mukherjee Priyajit, Chattopadhyay Santanu Integration . 2017,第juna期

机译：特定于应用的片上网络设计中的低功耗低延迟平面布局感知路径综合
3. Floorplan-aware application-specific network-on-chip topology synthesis using genetic algorithm technique [J] . G. Lai, X. Lin Journal of supercomputing . 2012,第3期

机译：使用遗传算法技术的可识别平面布置图的专用芯片网络拓扑综合
4. A floorplan-aware high-level synthesis technique with delay-variation tolerance [C] . Kawamura Kazushi, Hagio Yuta, Shi Youhua, IEEE International Conference on Electron Devices and Solid-State Circuits . 2015

机译：具有延迟变化容限的可识别平面图的高级综合技术
5. Quadratic programming based framework for high-level area estimation and performance-driven placement for asics. [D] . Venkateswaran, Natesan. 1997

机译：基于二次编程的框架，用于高级区域估算和asics的性能驱动放置。
6. High-Level Patchoulol Biosynthesis in Artemisia annua L. [O] . Xueqing Fu, Fangyuan Zhang, Yanan Ma, 2020

机译：Artemisia Anua L中的高水平菠萝生物合成。
7. Performance-driven floorplan-aware high-level synthesis [O] . 大智輝 2010

机译：性能驱动的平面布局感知高级综合

Performance-driven floorplan-aware high-level synthesis

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅