首页> 外文OA文献 >Novel III-V mosfet integrated with high-k dielectric and metal gate for future CMOS technology

【2h】

Novel III-V mosfet integrated with high-k dielectric and metal gate for future CMOS technology

机译：集成了高k介电层和金属栅极的新型III-V MOSFET，适用于未来的CMOS技术

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
LIN JIANQIANG;
展开▼
作者单位

展开▼
年度 2009
总页数
原文格式 PDF
正文语种 en
中图分类

相似文献

外文文献
中文文献
专利

1. Improvement of metal gate/high-K dielectric CMOSFETs characteristics by atomic layer etching of high-K gate dielectric [J] . K.S. Min, C. Park, C.Y. Kang, Solid-State Electronics . 2013,第apra期

机译：通过对高K栅极电介质进行原子层蚀刻来改善金属栅极/高K电介质CMOSFET的特性
2. Improvement of metal gate/high-k dielectric CMOSFETs characteristics by neutral beam etching of metal gate [J] . K.S. Min, C. Park, C.Y. Kang, Solid-State Electronics . 2013,第auga期

机译：通过金属栅极的中性束刻蚀改善金属栅极/高k介电CMOSFET的特性
3. Developing a systematic approach to metal gates and high-k dielectrics in future-generation CMOS [J] . Prashant Majhi, Huang-Chun Wen, Husam Alshareef, Micro . 2006,第4期

机译：开发下一代CMOS中的金属栅极和高k电介质的系统方法
4. A novel damage-free high-k etch technique using neutral beam-assisted atomic layer etching (NBALE) for sub-32nm technology node low power metal gate/high-k dielectric CMOSFETs [C] . Min K.S., Kang C.Y., Park C., Electron Devices Meeting (IEDM), 2009 . 2009

机译：使用中性束辅助原子层刻蚀（NBALE）的新颖无损高k刻蚀技术，用于低于32nm技术节点的低功率金属栅极/高k介电CMOSFET
5. Technology development and study of rapid thermal CVD high-k gate dielectrics and CVD metal gate electrode for future ULSI MOSFET device integration: Zirconium oxide, and hafnium oxide. [D] . Lee, Choong-Ho. 2003

机译：快速热CVD高k栅极电介质和CVD金属栅电极的技术开发和研究，用于未来的ULSI MOSFET器件集成：氧化锆和氧化ha。
6. High-performance III-V MOSFET with nano-stacked high-k gate dielectric and 3D fin-shaped structure [O] . Szu-Hung Chen, Wen-Shiang Liao, Hsin-Chia Yang, 2012

机译：具有纳米堆叠的高k栅极电介质和3D鳍形结构的高性能III-V MOSFET
7. Hafnium-doped tantalum oxide high-k gate dielectric films for future CMOS technology [O] . Lu Jiang 2007

机译：用于未来CMOS技术的掺钽氧化物高k栅极介电膜

Novel III-V mosfet integrated with high-k dielectric and metal gate for future CMOS technology

著录项

引文网络

相似文献

相关主题

期刊订阅