首页> 外文OA文献 >A framework to explore low-power architecture and variability-aware timing estimation of FPGAs

【2h】

A framework to explore low-power architecture and variability-aware timing estimation of FPGAs

机译：探索低功耗架构和FPGA可变性时序估计的框架

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
LEE CHEE SING;
展开▼
作者单位

展开▼
年度 2007
总页数
原文格式 PDF
正文语种 en
中图分类

相似文献

外文文献
中文文献
专利

1. LOPASS: A Low-Power Architectural Synthesis System for FPGAs With Interconnect Estimation and Optimization [J] . Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2010,第4期

机译：LOPASS：一种用于FPGA的低功耗架构综合系统，具有互连估计和优化
2. Leak-Gauge: A late-mode variability-aware leakage power estimation framework [J] . Omid Assare, Mahmoud Momtazpour, Maziar Goudarzi Microprocessors and microsystems . 2013,第8ptaA期

机译：Leak-Gauge：一种后模式可变性感知泄漏功率估计框架
3. FPGA-SPICE: A Simulation-Based Architecture Evaluation Framework for FPGAs [J] . Tang Xifan, Giacomin Edouard, De Micheli Giovanni, IEEE transactions on very large scale integration (VLSI) systems . 2019,第3期

机译：FPGA-SPICE：FPGA的基于仿真的架构评估框架
4. FAST AND ACCURATE INTERVAL-BASED TIMING ESTIMATOR FOR VARIABILITY-AWARE FPGA PHYSICAL SYNTHESIS TOOLS [C] . Chee Sing Lee, Wei Ting Loke, Wenjuan Zhang, International Conference on Field Programmable Logic and Applications . 2007

机译：用于可变性感知FPGA物理合成工具的快速准确的基于间隔的定时估计器
5. Cluster-based architecture, timing-driven packing and timing-driven placement for FPGAs [D] . Marquardt, Alexander Ronald 1999

机译：基于集群的架构，时序驱动打包和FPGA时序驱动布局
6. Simulation of Algorithms for Pulse Timing in FPGAs [O] . Michael D. Haselman, Scott Hauck, Thomas K. Lewellen, -1

机译：FPGA中脉冲时序算法的仿真
7. LOPASS: A low-power architectural synthesis system for FPGAs with interconnect estimation and optimization [O] . Deming Chen, Jason Cong, Yiping Fan, 2010

机译：LOPASS：一种用于FPGA的低功耗架构综合系统，具有互连估计和优化功能
8. Exploring Field-Programmable Gate Array (FPGA)-Based Emulation Technologies for Accelerating Computer Architecture Development and Evaluation [R] . Chang, C., Camera, K. 2009

机译：探索基于现场可编程门阵列（FpGa）的仿真技术，加速计算机体系结构的开发和评估

A framework to explore low-power architecture and variability-aware timing estimation of FPGAs

著录项

引文网络

相似文献

相关主题

期刊订阅