首页> 外文OA文献 >Schottky barrier engineering for contact resistance reduction in nanoscale CMOS transistors

【2h】

Schottky barrier engineering for contact resistance reduction in nanoscale CMOS transistors

机译：肖特基势垒工程可降低纳米级CMOS晶体管的接触电阻

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
MANTAVYA SINHA;
展开▼
作者单位

展开▼
年度 2010
总页数
原文格式 PDF
正文语种 en
中图分类

相似文献

外文文献
中文文献
专利

1. Schottky Barrier Height Engineering for Electrical Contacts of Multilayered MoS2 Transistors with Reduction of Metal-Induced Gap States [J] . Kim Gwang-Sik, Kim Seung-Hwan, Park June, ACS nano . 2018,第6期

机译：多层MOS2晶体管电触点的肖特基势垒高度工程，减少金属诱导的间隙状态
2. Engineering buried oxide in dopant-segregated Schottky barrier SOI MOSFET for nanoscale CMOS circuits [J] . Ganesh C. Patil, S. Qureshi Microelectronics & Reliability . 2013,第3期

机译：用于纳米级CMOS电路的掺杂剂隔离肖特基势垒SOI MOSFET中的工程掩埋氧化物
3. Engineering spacers in dopant-segregated Schottky barrier SOI MOSFET for nanoscale CMOS logic circuits [J] . Ganesh C Patil, S Qureshi Semiconductor science and technology . 2012,第4期

机译：掺杂剂隔离的肖特基势垒SOI MOSFET中的工程隔离物，用于纳米级CMOS逻辑电路
4. CMOS band-edge schottky barrier heights using dielectric-dipole mitigated (DDM) metal/Si for source/drain contact resistance reduction [C] . Symposium on VLSI Technology . 2009

机译：CMOS带边缘肖特基势垒高度使用介电 - 偶极性（DDM）金属/ SI用于源/漏极接触电阻降低
5. Study of CMOS compatible ruthenium oxide Schottky contacts for AlGaN/GaN and InAlN/GaN diodes and high mobility transistors grown on silicon (111) substrates. [D] . Kyaw, Lwin Min. 2015

机译：用于AlGaN / GaN和InAlN / GaN二极管以及在硅（111）衬底上生长的高迁移率晶体管的CMOS兼容氧化钌肖特基接触的研究。
6. Physical Modeling of Gate-Controlled Schottky Barrier Lowering of Metal-Graphene Contacts in Top-Gated Graphene Field-Effect Transistors [O] . Ling-Feng Mao, Huansheng Ning, Zong-Liang Huo, -1

机译：顶部栅极石墨烯场效应晶体管中金属石墨烯触点的栅极控制肖特基势垒降低的物理模型
7. Nickel Silicide Interface Engineering for Contact Resistance Reduction in Nanoscale CMOS Technology [O] . WONG HOONG SHING 2009

机译：纳米级CMOS技术中用于降低接触电阻的硅化镍界面工程
8. Zero-Bias Contact Resistances of Au-GaAs Schottky Barriers [R] . McColl, M. M., Millea, M. F., Mead, C. A. 1972

机译：au-Gaas肖特基势垒的零偏接触电阻

Schottky barrier engineering for contact resistance reduction in nanoscale CMOS transistors

著录项

引文网络

相似文献

相关主题

期刊订阅