机译:考虑基本算术电路的III-V TFET技术平台针对10-nm CMOS FinFET技术节点的基准测试
机译:混合Josephson-CMOS系统的4 K CMOS器件和电路的特性
机译:基于两个130nm CMOS层的垂直集成的3D技术中的设备和电路的辐射容限
机译:低频噪声:用于最先进的和未来SI,基于GE和III-V技术的SHOW止动器
机译:CMOS技术中的双极性器件表征和设计,用于设计高性能低成本BiCMOS模拟集成电路
机译:随机纳米氮化钛晶粒引起的动态功率延迟的特性波动以及全能门纳米线CMOS器件和电路的纵横比效应
机译:未来混合III-V和Ge基CmOs技术的器件和电路性能