首页> 外文OA文献 >Clock tree optimization in synchronous CMOS digital circuits for substrate noise reduction using folding of supply current transients

【2h】

Clock tree optimization in synchronous CMOS digital circuits for substrate noise reduction using folding of supply current transients

机译：同步CMOS数字电路中的时钟树优化，可通过折叠电源电流瞬变来降低基板噪声

页面导航

摘要
著录项
相似文献
相关主题

摘要

status: published

机译：状态：已发布

著录项

作者
Badaroglu Mustafa; Tiri Kris; Donnay Stephane; Wambacq Piet; Verbauwhede Ingrid; Gielen Georges; De Man Hugo;
展开▼
作者单位

展开▼
年度 2002
总页数
原文格式 PDF
正文语种 en
中图分类
入库时间 2022-08-20 20:19:51

相似文献

外文文献
中文文献
专利

1. Methodology and experimental verification for substrate noise reduction in CMOS mixed-signal ICs with synchronous digital circuits [J] . Badaroglu M., van Heijningen M., Gravot V., IEEE Journal of Solid-State Circuits . 2002,第11期

机译：具有同步数字电路的CMOS混合信号IC中降低基板噪声的方法和实验验证
2. Methodology and experimental verification for substrate noise reduction in CMOS mixed-signal ICs with synchronous digital circuits [J] . Badaroglu M., van Heijningen M., Gravot V., IEEE Journal of Solid-State Circuits . 2002,第11期

机译：具有同步数字电路的CMOS混合信号IC中降低基板噪声的方法和实验验证
3. Clock-skew-optimization methodology for substrate-noise reduction with supply-current folding [J] . Badaroglu M., Tiri K., Van der Plas G., IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2006,第6期

机译：时钟偏移优化方法，用于通过电源电流折叠来降低基板噪声
4. Clock tree optimization in synchronous CMOS digital circuits for substrate noise reduction using folding of supply current transients [C] . Mustafa Badaroglu, Kris Tiri, StEphane Donnay, Conference on Design automation . 2002

机译：同步CMOS数字电路中的时钟树优化，可通过折叠电源电流瞬变来降低基板噪声
5. 10-Gb/s CMOS clock recovery circuit building blocks using dual-substrate technique. [D] . Hui, Zoe W. Y. 2004

机译：使用双基板技术的10 Gb / s CMOS时钟恢复电路构建块。
6. Noise Reduction Effect of Multiple-Sampling-Based Signal-Readout Circuits for Ultra-Low Noise CMOS Image Sensors [O] . Shoji Kawahito, Min-Woong Seo 2014

机译：用于超低噪声CMOS图像传感器的基于多采样的信号读取电路的降噪效果
7. Clock Tree Optimization in Synchronous CMOS Digital Circuits for Substrate Noise Reduction Using Folding of Supply Current Transients [O] . Mustafa Badaroglu, Mustafa Badaroglu Tm, Kris Tiri, 2002

机译：用电源瞬变折叠降低基板噪声的同步CmOs数字电路时钟树优化

Clock tree optimization in synchronous CMOS digital circuits for substrate noise reduction using folding of supply current transients

摘要

著录项

相似文献

相关主题

期刊订阅