首页> 外文OA文献 >Generic Building Blocks for 3D Integration and Their Application on Hybrid CMOS Image Sensors
【2h】

Generic Building Blocks for 3D Integration and Their Application on Hybrid CMOS Image Sensors

机译:3D集成的通用构建块及其在混合CMOS图像传感器上的应用

摘要

De ontwikkeling van 3D integratie is sinds enkele jaren aan het versnellen als gevolg van zijn potentieel om enkele van de performantie limitaties op te heffen of te reduceren dewelke vooruitgang in CMOS technologie dreigen te beperken. In deze doctoraatsthesis worden verschillende essentiële bouwblokken voor 3D integratie ontwikkeld en verder onderzocht vanuit het perspectief van technologie. In een eerste fase wordt de ontwikkeling van 3D integratie technologie beschouwd. Voor het hanteren van verdunde substraten met finale diktes in de orde van 10 tot 30 µm, alsook voor de verdunning zelf, is geopteerd voor het gebruik van een tijdelijk draagsubstraat ter ondersteuning gedurende de uitgevoerde proces stappen. Voor het interconnecteren van verschillende chips zijn er door de chip vias ontwikkeld. Een volgende fase beschouwde het onderzoeken van de effecten van de ontwikkelde technologieën op de elektronische componenten op de chip. Daarvoor is, eerst en vooral, de schade geanalyseerd die de verschillende verdunningsprocessen induceren in het substraat, met behulp van Raman spectroscopie en decoratie etsing. Na fijn grinden is er meer dan 1 µm diep in het substraat geen schade meer gevonden. Verder zijn er tevens elektronische CMOS componenten verdund tot op finale diktes van 20 µm en zelfs 5 µm, waarna hun performantie verder is geëvalueerd. Binnen de repetitiviteit van de metingen is er geen degradatie waargenomen van de elementaire transistor parameters dewelke gerelateerd kunnen worden aan de toegepaste verdunningstechnieken. Uiteindelijk zijn de ontwikkelde 3D bouwblokken met elkaar gecombineerd in de realisatie van gehybridiseerde verdunde CMOS beeldopnemers. De performantie van deze beeldopnemers is tevens verder onderzocht. Excellente kwantum efficiëntie en donkerstroom zijn opgemeten, hetgeen aantoont dat de toestand van het substraat niet is beïnvloed door de verschillende proces stappen. Diepe, met hooggedopeerd polysilicium gevulde, gleuven tussen de verschillende pixels bleken zeer effectief in het reduceren van pixel tot pixel overspraak.
机译:3D集成的发展已经加速了几年,这是因为它具有克服或减少某些性能限制的潜力,这些限制可能会限制CMOS技术的发展。在本博士论文中,开发了3D集成的几个基本构建块,并从技术的角度进行了进一步研究。在第一阶段,考虑3D集成技术的发展。为了处理最终厚度为10至30 µm的薄基板,以及稀释液本身,在执行的处理步骤中,选择使用临时支撑基板进行支撑。芯片已经开发出过孔来互连不同的芯片。下一阶段考虑研究开发的技术对芯片上电子元件的影响。因此,最重要的是,首先使用拉曼光谱和装饰蚀刻技术分析了各种稀释过程对基材的破坏。精细研磨后,未发现基材深超过1 µm的损坏。此外,电子CMOS组件也已被减薄到20 µm甚至5 µm的最终厚度,然后对其性能进行了进一步评估。在重复测量期间,未观察到基本晶体管参数的下降,这可能与所使用的稀释技术有关。最终,在实现混合的稀释CMOS图像传感器的过程中,将开发的3D构建块相互结合。这些图像记录器的性能也得到了进一步的研究。已测量出优异的量子效率和暗电流,表明基板状态不受不同工艺步骤的影响。已经发现在不同像素之间填充有高掺杂多晶硅的深槽对于减少像素间的串扰非常有效。

著录项

  • 作者

    De Munck Koen;

  • 作者单位
  • 年度 2008
  • 总页数
  • 原文格式 PDF
  • 正文语种 nl
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号