首页> 外文OA文献 >Architectural optimization for a 1.82 Gbits/sec VLSI implementation of the AES Rijndael algorithm
【2h】

Architectural optimization for a 1.82 Gbits/sec VLSI implementation of the AES Rijndael algorithm

机译:AES Rijndael算法的1.82 Gbit / sec VLSI实现的体系结构优化

摘要

status: published
机译:状态:已发布

著录项

  • 作者

    Kuo H.; Verbauwhede Ingrid;

  • 作者单位
  • 年度 2001
  • 总页数
  • 原文格式 PDF
  • 正文语种 en
  • 中图分类

相似文献

  • 外文文献
  • 中文文献
  • 专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号