Power Optimization for ASIC Design (Low power ASIC)

机译：ASIC设计的电源优化（低功耗ASIC）

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Hitesh H Vandra;
展开▼
作者单位

展开▼
年度 2014
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Low-Power Optimization by Smart Bit-Width Allocation in a SystemC-Based ASIC Design Environment [J] . Arindam Mallik, Debjit Sinha, Prithviraj Banerjee, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 2007,第期

机译：基于SystemC的ASIC设计环境中的智能位宽分配实现低功耗优化
2. ASIC Design and Power Characterization of Standard and Low Power Multi-Radix Trivium [J] . J. M. Mora-Gutiérrez, C. J. Jiménez-Fernández, M. Valencia-Barrero Circuits and Systems II: Express Briefs, IEEE Transactions on . 2020,第11期

机译：标准和低功率多径模糊的ASIC设计和功率特性
3. Taking a bite out of Power: Techniques for low-power-ASIC design [J] . Michael Santarini EDN Asia . 2007,第8期

机译：抢断电源：低功耗ASIC设计技术
4. Low Power Design Methodologies and Optimizations for Sub-90nm ASIC [C] . Kaijian Shi, Jason Binney Design Conference . 2005

机译：低功耗设计方法和SUB-90nm ASIC的优化
5. Low-Power and Reconfigurable Asynchronous ASIC Design Implementing Recurrent Neural Networks [D] . Nelson, Spencer. 2021

机译：低功耗和可重新配置的异步ASIC设计实现经常性神经网络
6. A Low-Power ASIC Signal Processor for a Vestibular Prosthesis [O] . Hakan Töreyin, Pamela T. Bhatti -1

机译：用于前庭假体的低功耗ASIC信号处理器
7. Low-Power Optimization by Smart Bit-Width Allocation in a SystemC-Based ASIC Design Environment [O] . Arindam Mallik, Student Member, Debjit Sinha, 2008

机译：基于SystemC的ASIC设计环境中的智能位宽分配实现低功耗优化

Power Optimization for ASIC Design (Low power ASIC)

著录项

引文网络

相似文献

相关主题

期刊订阅