3.3V Transmitter Using 1.8V Transistors In A Cascode Configuration

机译：3.3V发射器在Cascode配置中使用1.8V晶体管

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Marcs Ng;
展开▼
作者单位

展开▼
年度 2021
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Extremely Low ON-Resistance SiC Cascode Configuration Using Buried-Gate Static Induction Transistor [J] . Koji Yano, Yasunori Tanaka, Masayuki Yamamoto Electron Device Letters, IEEE . 2018,第12期

机译：使用埋入式栅极静态感应晶体管的极低导通电阻SiC共源共栅配置
2. On the improvement of DC analog characteristics of FD SOI transistors by using asymmetric self-cascode configuration [J] . de Souza Michelly, Flandre Denis, Doria Rodrigo Trevisoli, Solid-State Electronics . 2016,第Mara期

机译：通过使用非对称自共源共栅配置改善FD SOI晶体管的DC模拟特性
3. Static and switching characteristics of 3.3 kV double channel-doped SiC vertical junction field effect transistor in cascode configuration [J] . Shimizu Haruka, Akiyama Satoru, Yokoyama Natsuki, Japanese journal of applied physics . 2015,第4s期

机译：级联配置的3.3 kV双通道掺杂SiC垂直结场效应晶体管的静态和开关特性
4. Gate-driven 3.3V ESD clamp using 1.8V transistors [C] . Wang Guang-Cheng, Chen Chia-Hui, Huang Wen-Hsin, 2011 IEEE International Conference on IC Design and Technology . 2011

机译：使用1.8V晶体管的栅极驱动3.3V ESD钳位
5. Proposal for a 3.3v/5v low leakage high temperature digital cell library using stacked transistors. [D] . Viswanathan, Singaravelan. 2007

机译：关于使用堆叠晶体管的3.3v / 5v低泄漏高温数字单元库的建议。
6. Investigation of AlGaN/GaN high electron mobility transistor structures on 200-mm silicon (111) substrates employing different buffer layer configurations [O] . H.-P. Lee, J. Perozek, L. D. Rosario, -1

机译：使用不同缓冲层配置的200mm硅（111）衬底上的AlGaN / GaN高电子迁移率晶体管结构研究
7. A 1.8V SELF-BIASED COMPLEMENTARY FOLDED CASCODE AMPLIFIER [O] . B. G. Song, O. J. Kwon, I. K. Chang, 2009

机译：1.8V自偏置互补折叠式CasCODE放大器

3.3V Transmitter Using 1.8V Transistors In A Cascode Configuration

著录项

引文网络

相似文献

相关主题

期刊订阅