首页> 外文OA文献 >Design and Implementation of Booth Multiplier using Approximate Adders

【2h】

Design and Implementation of Booth Multiplier using Approximate Adders

机译：使用近似加法器的展位倍增器的设计与实现

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Shital Keskar; Prof Mote T. S.;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Implementation Of Fir Filter Using Booth Multiplier And Carry Skip Adder [J] . Kondeti Lakshmi, K. Chitambara Rao International Journal of Applied Engineering Research . 2015,第11期

机译：利用展位乘法器和进位跳过加法器实现冷杉过滤器
2. Efficient Implementation of 16-Bit Multiplier-Accumulator Using Radix-2 Modified Booth Algorithm and SPST Adder Using Verilog [J] . Addanki Purna Ramesh, A.V. N. Tilak, A.M.Prasad International Journal of VLSI Design & Communication Systems . 2012,第3期

机译：使用Radix-2修改的Booth算法和使用Verilog的SPST加法器有效实现16位乘法累加器
3. Design, evaluation and application of approximate-truncated Booth multipliers [J] . Zhu Yuying, Liu Weiqiang, Yin Peipei, Circuits, Devices & Systems, IET . 2020,第8期

机译：截断展开倍增器的设计，评估和应用
4. Design and implementation of high speed modified booth multiplier using hybrid adder [C] . Divya Govekar, Ameeta Amonkar 2017 International Conference on Computing Methodologies and Communication . 2017

机译：混合加法器的高速修改展位乘法器的设计与实现
5. Implementation of floating-point FPGA adder/subtractor and multiplier. [D] . Aluri, Anusha. 2010

机译：浮点FPGA加法器/减法器和乘法器的实现。
6. Protected State Transfer via an Approximate Quantum Adder [O] . G. Gatti, D. Barberena, M. Sanz, -1

机译：通过近似量子加法器的保护状态转移
7. Design of booth multiplier using ripple carry adder [O] . Behera Chinmay Kumar, Barman S K 2014

机译：使用纹波进位加法器的展位乘法器设计

Design and Implementation of Booth Multiplier using Approximate Adders

著录项

引文网络

相似文献

相关主题

期刊订阅