机译:低功耗比较器逻辑电路的CMOS VLSI设计
机译:具有低功耗Cmos Vlsi电路的高效嵌入式逻辑的双动态触发器设计
机译:一种新的基于泄漏的高速比较器多米诺骨牌门,用于低功耗VLSI电路的宽扇入或逻辑
机译:基于CMOS动态逻辑电路的低功耗比较器设计
机译:低功耗数字CMOS VLSI电路和设计方法。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:用于低功耗Cmos Vlsi电路的高效嵌入式逻辑双动态触发器设计
机译:批量CmOs VLsI技术研究。第1部分:可扩展CmOs设计规则。第2部分pLa(可编程逻辑阵列)设计的CmOs方法