Test Scheduling for Multi-Clock Domain SoCs under Power Constraint

机译：功率约束下多时钟域SoC的测试调度

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
T. YONEDA; K. MASUDA; H. FUJIWARA;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Test Scheduling for Multi-Clock Domain SoCs under Power Constraint [J] . Tomokazu YONEDA, Kimihiko MASUDA, Hideo FUJIWARA IEICE Transactions on Information and Systems . 2008,第3期

机译：功率约束下的多时钟域SoC的测试计划
2. Effective Domain Partitioning for Multi-Clock Domain IP Core Wrapper Design under Power Constraints [J] . Thomas Edison YU, Tomokazu YONEDA, Danella ZHAO, IEICE Transactions on Information and Systems . 2008,第3期

机译：功率约束下用于多时钟域IP内核封装设计的有效域分区
3. Integrated Test-Architecture Optimization and Thermal-Aware Test Scheduling for 3-D SoCs Under Pre-Bond Test-Pin-Count Constraint [J] . Jiang L., Xu Q., Chakrabarty K., Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2012,第9期

机译：在预绑定测试引脚数约束下针对3-D SoC的集成测试架构优化和热感知测试计划
4. Power constraint testing for multi-clock domain SoCs using concurrent hybrid BIST [C] . Haghbayan M. H., Safari S., Navabi Z. Design and Diagnostics of Electronic Circuits amp; Systems (DDECS), 2012 IEEE 15th International Symposium on . 2012

机译：使用并发混合BIST对多时钟域SoC进行功率约束测试
5. SOC test scheduling with hot-spot avoidance based on user-defined constraints. [D] . Chin, Tzuchien (James). 2005

机译：基于用户定义的约束，避免热点的SOC测试计划。
6. An On-Time Power-Aware Scheduling Scheme for Medical Sensor SoC-Based WBAN Systems [O] . Tae-Ho Hwang, Dong-Sun Kim, Jung-Guk Kim 2013

机译：基于医学传感器SoC的WBAN系统的按时功率感知调度方案
7. Power-constrained test scheduling for multi-clock domain SoCs [O] . Yoneda Tomokazu, Masuda Kimihiko, Fujiwara Hideo 2005

机译：多时钟域SoC的功耗受限的测试计划

Test Scheduling for Multi-Clock Domain SoCs under Power Constraint

著录项

引文网络

相似文献

相关主题

期刊订阅