Soft Error Impact on FinFET and CMOS XOR Logic Gates

机译：FINFET和CMOS XOR逻辑门的软错误影响

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Rafael N. M. Oliveira; Cristina Meinhardt;
展开▼
作者单位

展开▼
年度 2020
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A soft-error-immune 0.9-ns 1.15-Mb ECL-CMOS SRAM with 30-ps 120 k logic gates and on-chip test circuitry [J] . Higeta K., Usami M. IEEE Journal of Solid-State Circuits . 1996,第10期

机译：具有30 ps 120 k逻辑门和片上测试电路的抗软错误的0.9 ns 1.15-Mb ECL-CMOS SRAM
2. A High Speed 14 Transistor Full Adder Cell Using Novel 4 Transistor XOR/XNOR Gates Based on Dynamic CMOS Logic [J] . Shamim Akhter, Saurabh Chaturvedi International Journal of Applied Engineering Research . 2014,第11期

机译：使用基于动态CMOS逻辑的新型4晶体管XOR / XNOR门的高速14晶体管全加器单元
3. FinFET CMOS logic gates with non-volatile states for reconfigurable computing systems [J] . Chiang Yu-Fan, Chien Wei-Yu, Chih Yue-Der, Integration . 2019,第MARa期

机译：具有非易失性状态的FinFET CMOS逻辑门，用于可重构计算系统
4. Logic Gate Threshold Voltage Controllable Single Metal Gate FinFET CMOS Inverters Implemented by Using Co-Integration of 3T/4T-FinFETs [C] . Y. X. Liu, T. Sekigawa, T. Hayashida, IEEE International SOI Conference . 2008

机译：逻辑门阈值电压可控单金属栅极FinFET CMOS逆变器通过使用3T / 4T-FinFet的共同集成实现
5. Characterization of the CMOS FinFET Structure on Single-Event Effects - Basic Charge Collection Mechanisms and Soft Error Modes [D] . Nsengiyumva, Patrick. 2018

机译：单事件效应下CMOS FinFET结构的表征-基本电荷收集机制和软错误模式
6. Accurate dynamic power estimation for CMOS combinational logic circuits with real gate delay model [O] . Omnia S. Fadl, Mohamed F. Abu-Elyazeed, Mohamed B. Abdelhalim, 2016

机译：具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
7. Impact of Device Parameteres of Triple Gate SOI-FINFET on the Performance of CMOS Inverter at 22NM [O] . Prathima A., Kiran Bailey ., K.S.Gurumurthy . 2015

机译：三栅极sOI-FINFET器件参数对22Nm CmOs逆变器性能的影响
8. Behavior of faulty double BJT BiCMOS logic gates [R] . Menon, Sankaran M., Malaiya, Yashwant K., Jayasumana, Anura P. 1992

机译：有缺陷的双BJT BiCmOs逻辑门的行为

Soft Error Impact on FinFET and CMOS XOR Logic Gates

著录项

引文网络

相似文献

相关主题

期刊订阅