A CMOS Mixed-Mode Sample-and-Hold Circuit for Pipelined ADCs

机译：用于流水线ADC的CMOS混合模式样品和保持电路

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Shan Jiang; Manh Anh Do; Kiat Seng Yeo;
展开▼
作者单位

展开▼
年度 -1
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A 14-bit 50 MS/s sample-and-hold circuit for pipelined ADC [J] . Yue Sen, Zhao Yiqiang, Pang Ruilong, Journal of Semiconductors . 2014,第5期

机译：用于流水线ADC的14位50 MS / s采样保持电路
2. Design And Simulation Of 10-Bit Pipeline Adc Using Switch Capacitor Circuit And Opamp Sharing In 0.25 μm CMOS Technology at 2.5 V [J] . Deepak Patidar, Mr. Piyush Moghe, Vijay Sharma International Journal of Engineering Trends and Technology . 2017,第3期

机译：在0.25μmCMOS技术中于2.5 V电压下使用开关电容器电路和运算放大器共享的10位管道Adc设计与仿真
3. Ten-bit 100 MS/s 24.2 mW 0.8 mm~2 0.18 μm CMOS pipeline ADC based on maximal circuit sharing schemes [J] . K.-H. Lee, S.-W. Lee, Y.-J. Kim, Electronicsletters . 2009,第25期

机译：基于最大电路共享方案的10位100 MS / s 24.2 mW 0.8 mm〜2 0.18μmCMOS流水线ADC
4. A CMOS Mixed-Mode Sample-and-Hold Circuit for Pipelined ADCs [C] . Shan Jiang, Manh Anh Do, Kiat Seng Yeo International Conference on Very Large Scale Integration of System on Chip . 2008

机译：用于流水线ADC的CMOS混合模式样品和保持电路
5. Power reduction techniques for CMOS current mode pipelined ADCs. [D] . Chan, Chi Hong. 2007

机译：CMOS电流模式流水线ADC的功耗降低技术。
6. A Soft-Error-Tolerant SAR ADC with Dual-Capacitor Sample-and-Hold Control for Sensor Systems [O] . Duckhoon Ro, Minseong Um, Hyung-Min Lee 2021

机译：具有双电容器样品和保持控制的软堵塞SAR ADC用于传感器系统
7. Research and Design of Sample-and-Hold Circuit for Pipelined ADC [O] . 刘磊 2012

机译：流水线ADC采样保持电路的研究与设计

A CMOS Mixed-Mode Sample-and-Hold Circuit for Pipelined ADCs

著录项

引文网络

相似文献

相关主题

期刊订阅