首页> 外文OA文献 >Low Power and High Speed 13T SRAM Cell with Bit-Interleaving Capability

【2h】

Low Power and High Speed 13T SRAM Cell with Bit-Interleaving Capability

机译：具有位交织能力的低功耗和高速13T SRAM单元

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Shivendra Kumar; Bhavana P.;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Design of a Low Power and Stable 11T SRAM cell with bit-interleaving capability [J] . Shivendra Kumar Sharma, Bhavana P.Shrivastava International Journal of Computer Trends and Technology . 2016,第2期

机译：具有位交错功能的低功耗稳定11T SRAM单元的设计
2. A Low-Voltage Radiation-Hardened 13T SRAM Bitcell for Ultralow Power Space Applications [J] . Lior Atias, Adam Teman, Robert Giterman, IEEE transactions on very large scale integration (VLSI) systems . 2016,第8期

机译：用于超低功耗空间应用的低压辐射增强型13T SRAM位单元
3. A robust, subthreshold 12T SRAM bitcell with BL leakage compensation and bit-interleaving capability [J] . De-bin Kong, Jia Yuan, Shan-shan Li, IEICE Electronics Express . 2018,第20期

机译：具有BL泄漏补偿和位交织能力的强大，亚阈值12T SRAM位点
4. A new sub-threshold 7T SRAM cell design with capability of bit-interleaving in 90 nm CMOS [C] . Pasandi Ghasem, Fakhraie Seid Mehdi Iranian Conference on Electrical Engineering . 2013

机译：新型亚阈值7T SRAM单元设计具有90 nm CMOS的位交错能力
5. A high-speed, low-power three-dimensional-SRAM architecture. [D] . Nho, Hyunwoo. 2008

机译：高速，低功耗的三维SRAM架构。
6. Two novel low-power and high-speed dynamic carbon nanotube full-adder cells [O] . Mehdi Bagherizadeh, Mohammad Eshghi 2011

机译：两个新颖的低功耗高速动态碳纳米管全加电池
7. A robust, subthreshold 12T SRAM bitcell with BL leakage compensation and bit-interleaving capability [O] . De-bin Kong, Jia Yuan, Shan-shan Li, 2018

机译：具有BL泄漏补偿和位交织能力的强大，亚阈值12T SRAM位点

Low Power and High Speed 13T SRAM Cell with Bit-Interleaving Capability

著录项

引文网络

相似文献

相关主题

期刊订阅