首页> 外文OA文献 >HSTL Based Energy Efficient Vedic Multiplier Design on 28 nm FPGA Using Vedic Formula Adyamadyenantya

【2h】

HSTL Based Energy Efficient Vedic Multiplier Design on 28 nm FPGA Using Vedic Formula Adyamadyenantya

机译：基于HSTL基于HSTL的节能VEDIC乘法器设计，使用vedic公式adyamadyenantya

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Arushi Aggarwal;
展开▼
作者单位

展开▼
年度 2015
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Input/output Buffer based Vedic Multiplier Design for Thermal Aware Energy Efficient Digital Signal Processing on 28nm FPGA [J] . Kavita Goswami, Bishwajeet Pandey, D. M. Akbar Hussaian, Indian Journal of Science and Technology . 2016,第10期

机译：基于输入/输出缓冲器的Vedic乘法器设计，用于28nm FPGA上的热感知节能数字信号处理
2. Input/output Buffer based Vedic Multiplier Design for Thermal Aware Energy Efficient Digital Signal Processing on 28nm FPGA [J] . Kavita Goswami, Bishwajeet Pandey, D. M. Akbar Hussaian, Indian Journal of Science and Technology . 2016,第10期

机译：基于输入/输出缓冲器的Vedic乘法器设计，用于28nm FPGA上的热感知节能数字信号处理
3. Different I/O Standard and Technology Based Thermal Aware Energy Efficient Vedic Multiplier Design for Green Wireless Communication on FPGA [J] . Goswami Kavita, Pandey Bishwajeet, Kumar Tanesh, Wireless personal communications: An Internaional Journal . 2017,第2期

机译：基于不同的I / O标准和技术的热意识节能VEDIC乘法器设计，用于FPGA的绿色无线通信
4. Low Voltage Digitally Controlled Impedance Based Energy Efficient Vedic Multiplier Design on 28nm FPGA [C] . Goswami Kavita, Pandey Bishwajeet, Jain Abhishek, International Conference on Computational Intelligence and Communication Networks . 2014

机译：基于28nm FPGA的基于低压数控阻抗的节能吠陀乘法器设计
5. Maharishi's Vedic Mathematics at the elementary level: Improving achievement, affect, and mental mathematics through Vedic sutra-based computation. [D] . Muehlman, John M. 1994

机译：Maharishi的基础吠陀数学：通过基于吠陀经的计算，提高成就，情感和心理数学。
6. A Low-Resources TDC for Multi-Channel Direct ToF Readout Based on a 28-nm FPGA [O] . Mojtaba Parsakordasiabi, Ion Vornicu, Ángel Rodríguez-Vázquez, 2021

机译：基于28nm FPGA的多通道直接TOF读数的低资源TDC
7. Energy Power Efficient Vedic Multiplier Design on 28nm FPGA Using Vedic Formula ANURPYENA [O] . Arushi Aggarwal 2015

机译：使用Vedic公式Anurpyena的28nm FPGA能源功率高效的Vedic乘法器设计

HSTL Based Energy Efficient Vedic Multiplier Design on 28 nm FPGA Using Vedic Formula Adyamadyenantya

著录项

引文网络

相似文献

相关主题

期刊订阅