机译:基于不同的I / O标准和技术的热意识节能VEDIC乘法器设计,用于FPGA的绿色无线通信
机译:基于输入/输出缓冲器的Vedic乘法器设计,用于28nm FPGA上的热感知节能数字信号处理
机译:基于输入/输出缓冲器的Vedic乘法器设计,用于28nm FPGA上的热感知节能数字信号处理
机译:FPGA上基于LVCMOS的热敏节能吠陀乘法器设计
机译:硅基肖特基二极管和MOS电容器,用于以低动能感应单电荷和多电荷离子
机译:高效面筋水解酶(Kuma030)的QM / MM自由能模拟涉及基于反应物态的蛋白质设计策略适用于一般酸/碱催化
机译:基于HSTL基于HSTL的节能VEDIC乘法器设计,使用vedic公式adyamadyenantya