机译:降低感应电阻的8位差分配对eFuse OTP存储器IP设计
机译:二维阵列形式的32位差分配对eFuse OTP存储器设计
机译:基于BCD过程的1 kbit eFuse一次性可编程存储器IP的设计和测量
机译:基于0.35µm BCD工艺的8位eFuse OTP存储器设计
机译:用于军事标准温度的5V数字标准单元和I / O库的设计。
机译:Carnivoran脚垫的缩放比例和力学原理揭示了脚垫设计的原理
机译:用于CMOS图像传感器的NMOS-DIODE EFUSE OTP存储器IP的设计