首页> 外文OA文献 >Feasibilities on Microthin Underfill Technologies for Gap Less than 10.MU.m Applied to Flip-Chip Bonding in 20.MU.m Pitch.

【2h】

Feasibilities on Microthin Underfill Technologies for Gap Less than 10.MU.m Applied to Flip-Chip Bonding in 20.MU.m Pitch.

机译：MICRIN底部填充技术的缺陷技术缺少少于10.M.m在20mu.m球场上施加到倒装芯片粘合。

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Yoshihiro TOMITA; Tatsuya ANDO; Naotaka TANAKA; Tomotoshi SATO; Kenji TAKAHASHI;
展开▼
作者单位

展开▼
年度 2001
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Application of Underfill for Flip-Chip Package Using Ultrasonic Bonding [J] . Bo-In Noh, Ja-Myeong Koo, Jung-Lae Jo, Japanese journal of applied physics . 2008,第5issue2期

机译：底部填充在超声波粘接倒装芯片封装中的应用
2. Thermal management of AlGaN-GaN HFETs on sapphire using flip-chip bonding with epoxy underfill [J] . Jie Sun, Fatima H., Koudymov A., IEEE Electron Device Letters . 2003,第6期

机译：蓝宝石上的AlGaN-GaN HFET的热管理使用倒装芯片结合环氧树脂底部填充
3. Simulation comparison of InGaP/GaAs HBT thermal performance in wire-bonding and flip-chip technologies [J] . dAlessandro Vincenzo, Catalano Antonio Pio, Magnani Alessandro, Microelectronics & Reliability . 2017,第nova期

机译：引线键合和倒装芯片技术中InGaP / GaAs HBT热性能的仿真比较
4. Superfine flip-chip interconnection in 20/spl mu/m-pitch utilizing reliable microthin underfill technology for 3D stacked LSI [C] . Umemoto, M., Tomita, Electronic Components and Technology Conference, 2002. Proceedings. 52nd . 2002

机译：利用可靠的超薄底部填充技术实现3D堆叠LSI的20 / splμ/ m / m间距的超细倒装芯片互连
5. Fluxless Bonding Processes Using Silver-Indium System for High Temperature Electronics and Silver Flip-Chip Interconnect Technology. [D] . Wu, Yuan-Yun. 2015

机译：使用用于高温电子学的银-铟系统和银倒装芯片互连技术的无助焊工艺。
6. Evaluation of Residual Stress on Chip Using Capillary Underfill and Non-Conductive Film Caused by Flip-Chip Bonding Process Using Test Element Group Chips with Piezoresistive Sensors [O] . Toshio Enami, Kyosuke Nanami, Osamu Horiuchi, 2015

机译：使用试验元素组芯片用压阻传感器使用倒装芯片粘接工艺引起的芯片底部填埋和非导电膜对芯片残留应力的评价

Feasibilities on Microthin Underfill Technologies for Gap Less than 10.MU.m Applied to Flip-Chip Bonding in 20.MU.m Pitch.

著录项

引文网络

相似文献

相关主题

期刊订阅