机译:亚阈值CMOS电路的栅极尺寸调整和晶体管指控策略
机译:优先使用均匀尺寸的晶体管设计CMOS亚阈值逻辑电路
机译:通过模拟T开关(AT-Switch)和超级截止CMOS(SCCMOS)管理具有低V {sub}(TH)晶体管的基于电荷的模拟电路中的亚阈值泄漏
机译:用于亚阈值CMOS电路的PMOS晶体管的新栅极级体偏置技术
机译:使用并联晶体管堆栈的亚阈值CMOS逻辑设计
机译:随机纳米氮化钛晶粒引起的动态功率延迟的特性波动以及全能门纳米线CMOS器件和电路的纵横比效应
机译:使用晶体管尺寸和并联晶体管堆叠设计更快的CMOS亚阈值电路