首页> 外文OA文献 >A concurrent approach for testing address decoder faults in eFlash memories

【2h】

A concurrent approach for testing address decoder faults in eFlash memories

机译：用于测试EFLASH存储器中的地址解码器故障的并发方法

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

International audience

机译：国际观众

著录项

作者
O. Ginez; P. Girard; C. Landrault; S. Pravossoudovitch; A. Virazel; J.-M. Daga;
展开▼
作者单位

展开▼
年度 2007
总页数
原文格式 PDF
正文语种 eng
中图分类

相似文献

外文文献
中文文献
专利

1. Testing address decoder faults in two-port memories: fault models, tests, consequences of port restrictions, and test strategy [J] . Said Hamdioui, Ad J. Van De Goor Journal of Electronic Testing: Theory and Applications: Theory and Applications . 2000,第5期

机译：测试两端口内存中的地址解码器故障：故障模型，测试，端口限制的后果和测试策略
2. Testing address decoder faults in two-port memories: fault models, tests, consequences of port restrictions, and test strategy [J] . Said Hamdioui, Ad J. Van De Goor Journal of Electronic Testing: Theory and Applications: Theory and Applications . 2000,第5期

机译：测试两端口内存中的地址解码器故障：故障模型，测试，端口限制的后果和测试策略
3. Detection of delay faults in memory address decoders [J] . Emil Gizdarski Journal of Electronic Testing: Theory and Applications: Theory and Applications . 2000,第4期

机译：检测存储器地址解码器中的延迟故障
4. A concurrent approach for testing address decoder faults in eFlash memories [C] . Ginez, O., Girard, Test Conference, 2007 IEEE International . 2007

机译：一种测试eFlash存储器中地址解码器故障的并行方法
5. Fault models and tests for coupling faults in random-access memories. [D] . Cockburn, Bruce Fordyce. 1990

机译：故障模型和随机存取存储器中耦合故障的测试。
6. Scalable printed electronics: an organic decoder addressing ferroelectric non-volatile memory [O] . Tse Nga Ng, David E. Schwartz, Leah L. Lavery, -1

机译：可扩展的印刷电子产品：解决铁电非易失性存储器的有机解码器
7. Consequences of Port Restrictions on Testing Address Decoder Faults in Two-Port Memories [O] . S. Hamdioui, A.J. van de Goor 1998

机译：在两端口存储器中测试地址解码器故障时端口限制的后果
8. Controlling Memory Access Concurrency in Efficient Fault-Tolerant Parallel Algorithms. [R] . Kanellakis, P. C., Michailidis, D., Shvartsman, A. A. 1994

机译：在高效的容错并行算法中控制内存访问并发性。

A concurrent approach for testing address decoder faults in eFlash memories

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅