机译:高稳固且成本效益的双节点心烦宽容锁设计纳米CMOS技术
机译:用于多节点翻转单事件强化的纳米级CMOS存储元件的分析和设计
机译:用于纳米级CMOS技术的高性能,低成本和鲁棒性的软容错锁存器设计
机译:新型低成本和双节点爆冷容错锁设计纳米CMOS技术
机译:采用0.18μmCMOS技术的电流模式逻辑锁存器和预分频器设计优化。
机译:具有嵌入式PMOSFET的鲁棒和锁定的免疫LVTSCR器件用于28 nm CMOS过程中的ESD保护
机译:用于纳米级CMOS的新型低成本,双和三维损伤耐受锁存设计