机译:内置测试电路,用于对互连的PCB中的开放缺陷进行电气互连测试
机译:用于数字电路单事件测试的内置自测(BIST)技术
机译:具有非详尽测试集的VLSI电路的响应数据压缩和内置自测试中的奇偶校验位签名
机译:内置电气测试电路,用于组装PCB中的互连测试
机译:使用测试数据压缩和内置的自检功能来减少片上系统集成电路的测试数据量。
机译:电驱动的单片亚波长等离子体互连电路
机译:使用预先计算的测试集对时序电路进行内置自测试
机译:定制LsI / VLsI电路的测试和可测试性的最新评估。第七卷。内置测试(BIT)和内置测试设备(BITE)