首页> 外文OA文献 >A DC-coupled 50 Gb/s 0.064 pJ/bit thin-oxide level shifter in 28 nm FDSOI CMOS

【2h】

A DC-coupled 50 Gb/s 0.064 pJ/bit thin-oxide level shifter in 28 nm FDSOI CMOS

机译：在28 nm FDSOI CMOS中，直流耦合50 GB / S 0.064 PJ /位薄氧化物水平移位器

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Hannes Ramon; Jochem Verbist; Michael Vanhoecke; Joris Lambrecht; Laurens Breyne; Guy Torfs; Johan Bauwelinck;
展开▼
作者单位

展开▼
年度 2018
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A DC-coupled 50 Gb/s 0.064 pJ/bit thin-oxide level shifter in 28 nm FDSOI CMOS [J] . Hannes Ramon, Jochem Verbist, Michael Vanhoecke, IEICE Electronics Express . 2018,第3期

机译：在28 nm FDSOI CMOS中的直流耦合50 Gb / s 0.064 pJ / bit薄氧化物电平转换器
2. A 2.24-pJ/bit 2.5-Gb/s UWB receiver in 28-nm FDSOI CMOS for low-energy chip-to-chip communications [J] . Gimeno Cecilia, Flandre Denis, Schramme Maxime, AEU: Archiv fur Elektronik und Ubertragungstechnik: Electronic and Communication . 2020,第期

机译：28-NM FDSOI CMOS中的2.24-PJ / Bit 2.5-GB / S UWB接收器，用于低能量芯片到芯片通信
3. A 40-Gb/s PAM-4 Transmitter Using a 0.16-pJ/bit SST-CML-Hybrid (SCH) Output Driver and a Hybrid-Path 3-Tap FFE Scheme in 28-nm CMOS [J] . Fan Chao, Yu Wei-Han, Mak Pui-In, Circuits and Systems I: Regular Papers, IEEE Transactions on . 2019,第12期

机译：使用0.16-PJ / BIT SST-CML-HybrId（SCH）输出驱动器和28MM CMOS中的混合路径3分接FFE方案的40 GB / s PAM-4发射器
4. 30.4 A 32Gb/s 2.9pJ/b Transceiver for Sequence-Coded PAM-4 Signalling with 4-to-6dB SNR Gain in 28nm FDSOI CMOS [C] . Aurangozeb, Carson Dick, Maruf Mohammad, IEEE International Solid- State Circuits Conference . 2019

机译：30.4 A 32Gb / s 2.9pJ / b收发器，用于在28nm FDSOI CMOS中具有4至6dB SNR增益的序列编码PAM-4信令
5. Monolithically Integrated FDSOI CMOS Electron- and Hole-quantum Dot Qubits and Readout Electronics for Large-scale Quantum Computing Processors [D] . ?Bonen, Shai 2020

机译：单片集成 CMOS FDSOI 电子 - 性和空穴量子点量子比特和读出电子器件的大规模量子计算处理器
6. Robust and Latch-Up-Immune LVTSCR Device with an Embedded PMOSFET for ESD Protection in a 28-nm CMOS Process [O] . Ruibo Chen, Hongxia Liu, Wenqiang Song, 2020

机译：具有嵌入式PMOSFET的鲁棒和锁定的免疫LVTSCR器件用于28 nm CMOS过程中的ESD保护
7. A 52-Gb/s Sub-1-pJ/bit PAM4 Receiver in 40-nm CMOS for Low-Power Interconnects [O] . Can Wang, Li Wang, Zhao Zhang, 2021

机译：用于低功耗互连的40-NM CMOS中的52 GB / S子1-PJ /位PAM4接收器

A DC-coupled 50 Gb/s 0.064 pJ/bit thin-oxide level shifter in 28 nm FDSOI CMOS

著录项

引文网络

相似文献

相关主题

期刊订阅