Vernier ring based pre-bond through silicon vias test in 3D ICs

机译：基于Vernier环通过3D ICS中的硅通孔测试

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Tianming Ni; Mu Nie; Huaguo Liang; Jingchang Bian; Xiumin Xu; Xiangsheng Fang; Zhengfeng Huang; Xiaoqing Wen;
展开▼
作者单位

展开▼
年度 2017
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Vernier ring based pre-bond through silicon vias test in 3D ICs [J] . Tianming Ni, Mu Nie, Huaguo Liang, IEICE Electronics Express . 2017,第18期

机译：在3D IC中基于游标环的硅通孔预键合测试
2. Pre-Bond Probing of Through-Silicon Vias in 3-D Stacked ICs [J] . Noia B., Chakrabarty K. Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on . 2013,第4期

机译：在3D堆叠式IC中进行硅通孔的邦定前探测
3. Built-in-Self-Test-Stacked 3-D Ring Oscillator Based on Through Silicon Vias [J] . Jin C., Li Y., Li R., Components, Packaging and Manufacturing Technology, IEEE Transactions on . 2015,第2期

机译：基于硅通孔的内置自测试堆叠式3D环形振荡器
4. Pulse shrinkage based pre-bond through silicon vias test in 3D IC [C] . Chang Hao, Liang Huaguo IEEE VLSI Test Symposium . 2015

机译：在3D IC中通过基于脉冲收缩的硅过孔预键合测试
5. The Scaling and Microstructure Effects on the Thermal Stress and Reliability of Through-Silicon Vias in 3D Integrated Circuits [D] . Spinella, Laura Emilie. 2017

机译：对3D集成电路中通过硅通孔的热应力和可靠性的缩放和微观结构效应
6. Fabrication and Optimization of High Aspect Ratio Through-Silicon-Vias Electroplating for 3D Inductor [O] . Haiwang Li, Jiasi Liu, Tiantong Xu, 2018

机译：用于3D电感器的高长宽比硅-Vias电镀的制备和优化
7. Prebond through silicon vias test based on time-to-digital conversion}{Prebond through silicon vias test based on time-to-digital conversion [O] . Tao ZHAO, Hao CHANG, Wanhuai ZHOU, 2016

机译：通过硅通过硅通过基于时间 - 到数字转换} {Prebond通过硅通过基于时间转换而测试

Vernier ring based pre-bond through silicon vias test in 3D ICs

著录项

引文网络

相似文献

相关主题

期刊订阅