A 6 mW 325 MS/s 8 bit SAR ADC with background offset calibration

机译：具有背景偏移校准的6 MW 325 MS / S 8位SAR ADC

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Xiaoge Zhu; Danyu Wu; Lei Zhou; Chonghe Ma; Dandan Wang; Jian Luan; Yinkun Huang; Jin Wu; Xinyu Liu;
展开▼
作者单位

展开▼
年度 2017
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A 6 mW 325 MS/s 8 bit SAR ADC with background offset calibration [J] . Xiaoge Zhu, Danyu Wu, Lei Zhou, IEICE Electronics Express . 2017,第11期

机译：具有背景失调校准的6 mW 325 MS / s 8位SAR ADC
2. A 7-bit 900-MS/s 2-Then-3-bit/cycle SAR ADC With Background Offset Calibration [J] . Dengquan Li, Zhangming Zhu, Jiaxin Liu, Solid-State Circuits, IEEE Journal of . 2020,第11期

机译：带有背景偏移校准的7位900-MS / S 2-3位/周期SAR ADC
3. A 46 mu text{W} 13 b 6.4 MS/s SAR ADC With Background Mismatch and Offset Calibration [J] . Solid-State Circuits, IEEE Journal of . 2017,第2期

机译：具有背景失配和失调校准的46μtext{W} 13 b 6.4 MS / s SAR ADC
4. A 7b 2.6mW 900MS/s Nonbinary 2-then-3b/cycle SAR ADC with Background Offset Calibration [C] . Dengquan Li, Jiaxin Liu, Haoyu Zhuang, IEEE Custom Integrated Circuits Conference . 2019

机译：具有背景失调校准的7b 2.6mW 900MS / s非二进制2-then-3b / cycle SAR ADC
5. Background digital calibration of SAR ADC with fast FPGA emulation. [D] . Wang, Guanhua. 2013

机译：具有快速FPGA仿真功能的SAR ADC的后台数字校准。
6. Time-Interleaved SAR ADC with Background Timing-Skew Calibration for UWB Wireless Communication in IoT Systems [O] . Kiho Seong, Dong-Kyu Jung, Dong-Hyun Yoon, 2020

机译：物联网系统中用于UWB无线通信的具有时间时序校正的时间交错SAR ADC
7. A 12b 50MS/s 2.1mW SAR ADC with Redundancy and Digital Background Calibration [O] . Albert H. Chang, Hae-seung Lee, Duane Boning 2016

机译：具有冗余和数字背景校准功能的12b 50ms / s 2.1mW saR aDC

A 6 mW 325 MS/s 8 bit SAR ADC with background offset calibration

著录项

引文网络

相似文献

相关主题

期刊订阅