首页> 外文OA文献 >A priority-based selective bit dropping strategy to reduce DRAM and SRAM power in image processing

【2h】

A priority-based selective bit dropping strategy to reduce DRAM and SRAM power in image processing

机译：基于优先级的选择性位丢弃策略，以减少图像处理中的DRAM和SRAM功率

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Xinghua Yang; Nanyang Huang; Yuanchang Chen; Fei Qiao; Huazhong Yang;
展开▼
作者单位

展开▼
年度 2016
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A priority-based selective bit dropping strategy to reduce DRAM and SRAM power in image processing [J] . Xinghua Yang, Nanyang Huang, Yuanchang Chen, IEICE Electronics Express . 2016,第23期

机译：基于优先级的选择性位丢弃策略，可减少图像处理中的DRAM和SRAM功耗
2. Replacing 6T SRAMs with 3T1D DRAMs in the L1 Data Cache to Combat Process Variability [J] . Liang Xiaoyao, Canal Ramon, Wei Gu-Yeon, IEEE Micro . 2008,第1期

机译：在L1数据高速缓存中用3T1D DRAM替换6T SRAM以应对工艺变化
3. Ultra small core size and low power embedded DRAM macro for images data processing system LSIs in mobile applications [J] . Toshiaki Kawasaki, Shigeki Tomishima, Takaharu Tsuji, 電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices . 2001,第1期

机译：超小核尺寸和低功耗嵌入式DRAM宏，用于移动应用中的图像数据处理系统LSI
4. Better-than-voltage scaling energy reduction in approximate SRAMs via bit dropping and bit reuse [C] . Frustaci Fabio, Blaauw David, Sylvester Dennis, International Workshop on Power and Timing Modeling, Optimization, and Simulation . 2015

机译：通过位下降和位重用，在近似SRAM中实现了优于电压的定标节能
5. Power-saving method for DRAM/eDRAM and 3D-DRAM exploiting the process variations, temperature changes, device degradation, and memory access workload variations and innovative heterogeneous memory management approach using 3D-DRAM with Quality of Service. [D] . Tran, Le-Nguyen. 2013

机译：DRAM / eDRAM和3D-DRAM的省电方法，利用工艺变化，温度变化，设备降级和内存访问工作负载变化，以及使用具有服务质量的3D-DRAM的创新的异构存储管理方法。
6. A RRAM Integrated 4T SRAM with Self-Inhibit Resistive Switching Load by Pure CMOS Logic Process [O] . Meng-Yin Hsu, Chu-Feng Liao, Yi-Hong Shih, 2017

机译：采用纯CMOS逻辑工艺的具有自抑制电阻切换负载的RRAM集成4T SRAM
7. Replacing 6T SRAMs with 3T1D DRAMs in the L1 Data Cache to Combat Process Variability [O] . Xiaoyao Liang, Ramon Canal, Gu-Yeon Wei, 2008

机译：用L1数据缓存中使用3T1D DRAM替换6T SRAM以打击工艺变异性

A priority-based selective bit dropping strategy to reduce DRAM and SRAM power in image processing

著录项

引文网络

相似文献

相关主题

期刊订阅