首页> 外文OA文献 >A Review on Superscalar Technology with instruction level parallelism (ILP) for Faster Microprocessor

【2h】

A Review on Superscalar Technology with instruction level parallelism (ILP) for Faster Microprocessor

机译：具有较快微处理器的指令水平并行度（ILP）超卡技术综述

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Mr. Chirag R. Patel;
展开▼
作者单位

展开▼
年度 2018
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Potential analysis of a superscalar core employing a reconfigurable array for improving instruction-level parallelism [J] . Brandalero Marcelo, Beck Antonio Carlos S. Design automation for embedded systems . 2016,第2期

机译：采用可重配置数组以改善指令级并行性的超标量内核的潜力分析
2. Efficient exploitation of instruction-level parallelism for superscalar processors by the conjugate register file scheme [J] . Meng-Chou Chang, Feipei Lai IEEE Transactions on Computers . 1996,第3期

机译：共轭寄存器文件方案对超标量处理器的指令级并行性的有效利用
3. Improving ILP via Fused In-Order Superscalar and VLIW Instruction Dispatch Methods [J] . Hou Yumin, Wang Xu, Fu Jiawei, Journal of circuits, systems and computers . 2019,第2期

机译：通过融合有序超标量和VLIW指令调度方法改善ILP
4. An asynchronous superscalar architecture for exploiting instruction-level parallelism [C] . Werner, T., Akella, . 2001

机译：利用指令级并行性的异步超标量体系结构
5. Branch optimizations and instruction-level parallelism exploitation for dynamic superscalar and VLIW processors. [D] . Mantripragada, Srinivas. 2000

机译：动态超标量和VLIW处理器的分支优化和指令级并行性开发。
6. Exploiting Thread-Level and Instruction-Level Parallelism to Cluster Mass Spectrometry Data using Multicore Architectures [O] . Fahad Saeed, Jason D. Hoffert, Trairak Pisitkun, -1

机译：利用多核体系结构利用线程级和指令级并行性对质谱数据进行聚类
7. Improving Instruction Level Parallelism through Reconfigurable Units in Superscalar Processors [O] . Tameesh Suri 2008

机译：通过超标量处理器中的可重构单元提高指令级并行性

A Review on Superscalar Technology with instruction level parallelism (ILP) for Faster Microprocessor

著录项

引文网络

相似文献

相关主题

期刊订阅