退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:功率高效乘法使用修改的并行前缀添加剂进行低功耗应用程序的乘积
Rakesh S; K. S. Vijula Grace;
机译:使用并行前缀加法器的低功耗修改移位加法乘法器设计
机译:在FPGA中实现高速,低功耗和高效区域并行前缀加法器
机译:采用两相绝热逻辑的低功耗并行前缀加法器设计
机译:采用改良的进位超前加法器的SPST型展台乘法器的高速低功耗VLSI架构
机译:FPGA结构和性能测量,用于快速高效的Parallel-Prefix模2('n)-1加法器。
机译:基于低功耗加法器的听觉滤波器架构
机译:低功耗VLSI应用的32位并行前缀添加剂的设计与分析
机译:乘法累加模块和并行乘法器以及设计乘法累加模块和并行乘法器的方法
机译:电源有效的内存模拟乘法和累积(Mac)
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。