首页> 外文OA文献 >Performance Analysis of FPGA Based MAC Unit using DBTNS Multiplier TRNS Adder for Signal Processing Algorithm

【2h】

Performance Analysis of FPGA Based MAC Unit using DBTNS Multiplier TRNS Adder for Signal Processing Algorithm

机译：基于FPGA的MAC单元使用DBTN倍增器和TRNS加法器进行信号处理算法的性能分析

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Aniruddha Ghosh; Amitabha Sinha;
展开▼
作者单位

展开▼
年度 2018
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Comparative performance analysis of FPGA-based MAC unit using non-conventional number system in TVL domain for signal processing algorithm [J] . International Journal of Nanoparticles . 2020,第1a2期

机译：基于FPGA的MAC单元在信号处理算法中使用非传统数字系统的比较性能分析
2. A Survey and Comparative Analysis of Multiply-Accumulate (MAC) Block for Digital Signal Processing Application on ASIC and FPGA [J] . P. Jebashini, R. Uma, P. Dhavachelvan, Journal of Applied Sciences . 2015,第7期

机译：用于ASIC和FPGA的数字信号处理乘积（MAC）块的调查和比较分析
3. Performance evolution of 4-b bit MAC unit using hybrid GDI and transmission gate based adder and multiplier circuits in 180 and 90 nm technology [J] . Kandasamy Nehru, Ahmad Firdous, Reddy Shashikanth, Microprocessors and microsystems . 2018,第JUNa期

机译：在180和90 nm技术中使用混合GDI和基于传输门的加法器和乘法器电路对4-b位MAC单元进行性能改进
4. FPGA Implementation of RNS Adder Based MAC Unit in Ternary Value Logic Domain for Signal Processing Algorithm and its Performance Analysis [C] . Aniruddha Ghosh, Amitabha Sinha 2018 IEEE Electron Devices Kolkata Conference . 2018

机译：三元值逻辑域中基于RNS加法器的MAC单元的FPGA实现及其信号处理算法
5. Implementation of floating-point FPGA adder/subtractor and multiplier. [D] . Aluri, Anusha. 2010

机译：浮点FPGA加法器/减法器和乘法器的实现。
6. An analysis of signal processing algorithm performance for cortical intrinsic optical signal imaging and strategies for algorithm selection [O] . J. A. Turley, K. Zalewska, M. Nilsson, -1

机译：皮质固有光信号成像的信号处理算法性能分析和算法选择策略
7. A Unified Performance Analysis of Subspace-Based DOA Estimation Algorithms in Array Signal Processing [O] . Fu Li -1

机译：阵列信号处理中子空间的DOA估计算法的统一性能分析

Performance Analysis of FPGA Based MAC Unit using DBTNS Multiplier TRNS Adder for Signal Processing Algorithm

著录项

引文网络

相似文献

相关主题

期刊订阅