机译:两阶段正弦功率时钟和时钟传输门的绝热逻辑电路设计
机译:两相正弦功率时钟和时钟传输门的绝热逻辑电路设计
机译:两相正弦功率时钟和时钟传输门的绝热逻辑电路设计
机译:基于一个时钟脉冲的CMOS电容耦合门限逻辑设计通用逻辑门和多数门
机译:时钟纳米磁铁逻辑电路元件的设计,制造和建模。
机译:金纳米团簇的聚集增强发射血清白蛋白诱导的蛋白及其在蛋白质检测中的应用逻辑门的设计与制造
机译:针对低功耗LSI设计的时钟门控逻辑的优化
机译:电子光刻sTaR设计指南。第3部分:用于定制微处理器的马赛克晶体管阵列。第4部分:存储逻辑阵列,sLas用时钟CmOs实现