首页> 外文OA文献 >Current Testing of CMOS Combinational Circuits with Single Floating Gate Defects

【2h】

Current Testing of CMOS Combinational Circuits with Single Floating Gate Defects

机译：单浮栅缺陷的CMOS组合电路电流测试

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Victor H. Champac; Joan Figueras;
展开▼
作者单位

展开▼
年度 1997
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Current Testing of CMOS Combinational Circuits withSingle Floating Gate Defects [J] . Victor H.Champac, JoanFigueras VLSI Design . 1997,第3期

机译：具有单浮栅缺陷的CMOS组合电路的电流测试
2. CMOS Floating Gate Defect Detection Using Supply Current Test with DC Power Supply Superposed by AC Component [J] . Hiroyuki MICHINISHI, Tokumi YOKOHIRA, Takuji OKAMOTO, IEICE Transactions on Information and Systems . 2004,第3期

机译：使用交流电源叠加直流电源的电源电流测试来检测CMOS浮栅缺陷
3. A physical model for gate-to-body tunneling current and its effects on floating-body PD/SOI CMOS devices and circuits [J] . Ji-Woon Yang, Jerry G. Fossum, Glenn O. Workman, Solid-State Electronics . 2004,第2期

机译：栅极到本体隧穿电流的物理模型及其对浮体PD / SOI CMOS器件和电路的影响
4. Testing for floating gates defects in CMOS circuits [C] . Rafiq S., Ivanov A., Tabatabaei S., Test Symposium, 1998. ATS '98. Proceedings. Seventh Asian . 1998

机译：测试CMOS电路中的浮栅缺陷
5. Analysis and design of low-voltage CMOS analog integrated circuits employing body-driven and floating-gate techniques. [D] . Murphy, Marc William. 2006

机译：使用主体驱动和浮栅技术的低压CMOS模拟集成电路的分析和设计。
6. Accurate dynamic power estimation for CMOS combinational logic circuits with real gate delay model [O] . Omnia S. Fadl, Mohamed F. Abu-Elyazeed, Mohamed B. Abdelhalim, 2016

机译：具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
7. Improvement of detectability for CMOS floating gate defects in supply current test [O] . Michinishi, Hiroyuki, Yokohira, Tokumi, Okamoto, Takuji, 2003

机译：改善电源电流测试中CMOS浮栅缺陷的可检测性

Current Testing of CMOS Combinational Circuits with Single Floating Gate Defects

著录项

引文网络

相似文献

相关主题

期刊订阅