Production Rule Verification for Quasi-Delay-Insensitive Circuits

机译：准延迟不敏感电路的生产规则验证

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

摘要
著录项
引文网络
相似文献
相关主题

摘要

[No abstract available]

机译：[没有摘要]

著录项

作者
Cook James N.;
展开▼
作者单位

展开▼
年度 1993
总页数
原文格式 PDF
正文语种 {"code":"pl","name":"Polish","id":34}
中图分类

相似文献

外文文献
中文文献
专利

1. Eliminating Isochronic-Fork Constraints in Quasi-Delay-Insensitive Circuits [J] . Nattha SRETASEREEKUL, Takashi NANYA IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences . 2003,第4期

机译：消除准延迟不敏感电路中的等时叉约束
2. Mechanical Verification of Adder Circuits using Rewrite Rule Laboratory [J] . DEEPAK KAPUR, M. SUBRAMANIAM Formal Methods in System Design . 1998,第2期

机译：使用重写规则实验室对加法器电路进行机械验证
3. D.C. Circuit Asked to Review Final Rule Limiting Emissions From PVC Production [J] . Susanne Pagano Environment reporter . 2012,第25期

机译：直流电路被要求审查限制PVC生产排放的最终规则
4. Quasi-delay-insensitive compiler: Automatic synthesis of asynchronous circuits from verilog specifications [C] . Zhou Rong, Chong Kwen-Siong, Gwee Bah-Hwee, The 54th IEEE International Midwest Symposium on Circuits and Systems . 2011

机译：准延迟不敏感的编译器：根据verilog规范自动合成异步电路
5. Formal Verification Methodology for Asynchronous Sleep Convention Logic Circuits Based on Equivalence Verification [D] . Hossain, Mousam 2019

机译：基于等效验证的异步睡眠会议逻辑电路的正式验证方法
6. Shaded tangles for the design and verification of quantum circuits [O] . David J. Reutter, Jamie Vicary -1

机译：阴影缠结用于量子电路的设计和验证
7. Eliminating isochronicfork constraints in quasi-delay-insensitive circuits [O] . Nattha Sretasereekul, Takashi Nanya 2001

机译：消除准延迟不敏感电路中的等时性约束
8. Quasi-Delay-Insensitive Circuits are Turing-Complete. [R] . Manohar, R., Martin, A. J. 1995

机译：准延迟不敏感电路是图灵完备的。

Production Rule Verification for Quasi-Delay-Insensitive Circuits

摘要

著录项

引文网络

相似文献

相关主题

期刊订阅