首页> 外文OA文献 >MODIFIED MULTIPLY AND ACCUMULATE UNIT TO INCREASING OF DIGITAL FILTERS PERFORMANCE

【2h】

MODIFIED MULTIPLY AND ACCUMULATE UNIT TO INCREASING OF DIGITAL FILTERS PERFORMANCE

机译：改进的乘法和累积单位增加数字过滤器性能

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者

展开▼
作者单位

展开▼
年度 2021
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Optimised multiply/accumulate architecture for very high throughput rate digital filters [J] . McGovern B.P., Woods R.F. Electronics Letters . 1995,第14期

机译：优化的乘法/累加架构，用于极高吞吐率的数字滤波器
2. Digital Infinite Impulse Response Filter with Floating Point Multiply Accumulate Circuit using Pipelining [J] . S. Varthini, R. Muthaiah Indian Journal of Science and Technology . 2016,第29期

机译：具有流水线的浮点乘法累加电路的数字无限脉冲响应滤波器
3. An architecture for high-performance/small-area multipliers for use in digital filtering applications [J] . Kwentus A.Y., Hing-Tsun Hung IEEE Journal of Solid-State Circuits . 1994,第2期

机译：用于数字滤波应用的高性能/小面积乘法器的体系结构
4. Digital pixel CMOS focal plane array with on-chip multiply accumulate units for low-latency image processing [C] . Jeffrey W. Little, Brian M. Tyrrell, Richard DOnofrio, Conference on infrared technology and applications . 2014

机译：具有片上乘法累加单元的数字像素CMOS焦平面阵列，用于低延迟图像处理
5. Design and analysis of low-power and noise-tolerant multiply accumulate units. [D] . Fayed, Ayman A. 2002

机译：低功耗和耐噪声的乘法累加单元的设计和分析。
6. Phase Response Design of Recursive All-Pass Digital Filters Using a Modified PSO Algorithm [O] . Wei-Der Chang 2015

机译：改进的PSO算法设计递归全通数字滤波器的相位响应设计
7. High-Performance Digital Filtering on Truncated Multiply-Accumulate Units in the Residue Number System [O] . Pavel Lyakhov, Maria Valueva, Georgii Valuev, 2020

机译：截断数量系统中截断的乘法累积单位高性能数字滤波

MODIFIED MULTIPLY AND ACCUMULATE UNIT TO INCREASING OF DIGITAL FILTERS PERFORMANCE

著录项

引文网络

相似文献

相关主题

期刊订阅