首页> 外文OA文献 >Delay Time Reliability of Analog and Digital Delay Elements for Time-to-Digital Converter

【2h】

Delay Time Reliability of Analog and Digital Delay Elements for Time-to-Digital Converter

机译：模拟和数字延迟元件对时间转换器的延迟时间可靠性

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Jin-Ho Choi;
展开▼
作者单位

展开▼
年度 2010
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. An src="/images/tex/29719.gif" alt="80times "> Analog-Implemented Time-Difference Amplifier for Delay-Line-Based Coarse-Fine Time-to-Digital Converters in 0.18- src="/images/tex/21769.gif" alt="mu "> m CMOS [J] . Shih Horng-Yuan, Lin Sheng-Kai, Liao Po-Shun Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2015,第8期

机译： src =“ / images / tex / 29719.gif” alt =“ 80times”> 基于延迟线的粗略精细时间的模拟实现时差放大器0.18- src =“ / images / tex / 21769.gif” alt =“ mu”> m CMOS的数字转换器
2. Time-based all-digital ΔΣΔΣ time-to-digital converter with pre-skewed bi-directional gated delay line time integrator [J] . Circuits, Devices & Systems, IET . 2020,第1期

机译：基于时间的全数字ΔΣΔΣ时间数字转换器，带有预偏斜双向门控延迟线时间积分器
3. A 25-Gb/s 270-mW Time-to-Digital Converter-Based$8{imes}$Oversampling Input-Delayed Data-Receiver in 45-nm SOI CMOS [J] . Sami Ur Rehman, Mohammad Mahdi Khafaji, Corrado Carta, IEEE transactions on circuits and systems . I , Regular papers . 2018,第11期

机译：基于25 Gb / s 270 mW时间数字转换器的 $ 8 { times} $ 在45nm SOI CMOS中过采样输入延迟的数据接收器
4. A high-resolution Time-to-Digital Converter based on parallel delay elements [C] . Yao, Chen, Jonsson, Fredrik, Chen, Jian, ISCAS 2012;IEEE International Symposium on Circuits and Systems . 2012

机译：基于并行延迟元件的高分辨率时间数字转换器
5. Optimal digital PID plus state-feedback controller design for analog transfer function matrices with multiple input-output time delays [D] . Madsen, Jennifer Michelle 2008

机译：具有多个输入输出时滞的模拟传递函数矩阵的最佳数字PID加状态反馈控制器设计
6. A 13-Bit 12-ps Resolution Vernier Time-to-Digital Converter Based on Dual Delay-Rings for SPAD Image Sensor [O] . Zunkai Huang, Jinglin Huang, Li Tian, 2021

机译：基于双延迟环的33位12-PS分辨率的乘法时间转换器用于SPAD图像传感器
7. Time Resolution Improvement Using Dual Delay Lines for Field-Programmable-Gate-Array-Based Time-to-Digital Converters with Real-Time Calibration [O] . Yuan-Ho Chen 2018

机译：使用具有实时校准的基于现场可编程门 - 阵列数组的双延迟线的时间分辨率改进，具有实时校准

Delay Time Reliability of Analog and Digital Delay Elements for Time-to-Digital Converter

著录项

引文网络

相似文献

相关主题

期刊订阅